[發明專利]一種數據處理方法及數據處理系統以及數據處理裝置有效
| 申請號: | 201010158495.2 | 申請日: | 2010-04-26 |
| 公開(公告)號: | CN101834715A | 公開(公告)日: | 2010-09-15 |
| 發明(設計)人: | 蓋瑞·納本;顧偉東 | 申請(專利權)人: | 華為技術有限公司 |
| 主分類號: | H04L7/04 | 分類號: | H04L7/04;H04L1/00 |
| 代理公司: | 深圳市深佳知識產權代理事務所(普通合伙) 44285 | 代理人: | 彭愿潔;李文紅 |
| 地址: | 518129 廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 數據處理 方法 數據處理系統 以及 裝置 | ||
技術領域
本發明涉及通信領域,尤其涉及一種數據處理方法及數據處理系統以及數據處理裝置。
背景技術
在模擬或數字電子系統中,信號的傳輸通常通過金屬走線實現。在一些場合,一連串的信號可以以串行的方式傳輸,以節省元件間的走線數目,實現更有效的設計。尤其在數字電子系統中,各種串行接口可以很好的實現一些低速率,控制信號的傳輸。
上述串行傳輸協議中一般都需要三根走線,即數據線,時鐘線和片選線;三根線互相配合才能完成信號的正確傳輸,但是隨著系統復雜度的不斷提高,為了控制走線的數目,現有技術中提出一種單線串行數字接口,即通過一根線實現一對控制端口。
現有技術的方案大致為:采用時鐘信號來傳輸和采樣信號,該時鐘是發送端和接收端各自采用本地時鐘。采用該本地時鐘后,發送和接收數據都可以由時鐘沿來觸發進行。數字設計滿足時序后,采用較高的本地時鐘頻率,就能獲得較高的數據傳輸速率。
現有技術中,發送端和接收端各自采用的本地時鐘雖然頻率可以大體相同,但在相位上不能保證同步,從而導致接收端的本地時鐘與發送端發送過來的數據并不對齊,因此其將數據傳輸速率降至本地時鐘的一半或更低(即兩個或更多個時鐘周期傳輸一個數據比特),以保證接收端能夠可靠地接收數據。
所以,現有技術的方案使得實際的數據傳輸速率降低,只有本地時鐘頻率的一半甚至更低。
發明內容
本發明實施例提供了一種數據處理方法及數據處理系統以及數據處理裝置,能夠在實現單線串行數字接口(SSI,Single-line?Serial?Interface)的同時提高數據傳輸速率。
本發明實施例提供的數據處理方法,包括:對接收到的包含同步比特的數據進行延遲;分別采用本地時鐘的上升沿以及下降沿對延遲后的包含同步比特的數據進行采樣;將對所述延遲后的包含同步比特的數據采樣成功的時鐘沿作為采樣沿。
本發明實施例提供的數據處理方法,包括:對本地時鐘進行延遲得到第一時鐘,第二時鐘,第三時鐘以及第四時鐘,相鄰兩個時鐘之間的相位差為90度;分別使用所述四個時鐘對接收到的包含同步比特的數據進行采樣;根據對所述包含同步比特的數據采樣成功的時鐘確定采樣沿。
本發明實施例提供的數據處理裝置,包括:第一延遲單元,用于對接收到的包含同步比特的數據進行延遲;第一采樣單元,用于分別采用本地時鐘的上升沿以及下降沿對延遲后的包含同步比特的數據進行采樣;第一確定單元,用于將對所述延遲后的包含同步比特的數據采樣成功的時鐘沿作為采樣沿。
本發明實施例提供的數據處理裝置,包括:第二延遲單元,用于對本地時鐘進行延遲得到第一時鐘,第二時鐘,第三時鐘以及第四時鐘,相鄰兩個時鐘之間的相位差為90度;第二采樣單元,用于分別使用所述四個時鐘對接收到的包含同步比特的數據進行采樣;第二確定單元,用于根據對所述包含同步比特的數據采樣成功的時鐘確定采樣沿。
從以上技術方案可以看出,本發明實施例具有以下優點:
本發明實施例中,可以通過對包含同步比特的數據的采樣確定采樣成功的沿作為采樣沿,所以,本發明實施例可以確定采用哪個采樣沿對數據比特進行采樣,無需降低數據傳輸速率來保證接收端能夠可靠地接收數據,因此能夠使得數據傳輸速率達到本地的時鐘頻率,從而提高了數據傳輸速率。
附圖說明
圖1為本發明實施例數據處理方法一個實施例示意圖;
圖2為本發明實施例一個信號波形圖;
圖3為本發明實施例SETUP?DELAY方案框圖;
圖4為本發明實施例SETUP?DELAY方案中采樣沿檢測模塊框圖;
圖5為本發明實施例SETUP?DELAY方案中數據采樣模塊框圖;
圖6為本發明實施例SETUP?DELAY方案中狀態機&邊緣清除模塊框圖;
圖7為本發明實施例SETUP?DELAY方案中寫模式信號波形圖;
圖8為本發明實施例SETUP?DELAY方案中讀模式信號波形圖;
圖9為本發明實施例數據處理方法另一實施例示意圖;
圖10為本發明實施例DELAY?LINE方案框圖;
圖11為本發明實施例DELAY?LINE方案中多階本地時鐘生成模塊框圖;
圖12為本發明實施例DELAY?LINE方案中邊緣同步模塊框圖;
圖13為本發明實施例DELAYLINE方案中數據采樣模塊框圖;
圖14為本發明實施例DELAY?LINE方案中狀態機模塊框圖;
圖15為本發明實施例數據處理裝置一個實施例示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華為技術有限公司,未經華為技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010158495.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:信息內文的相對時間校正的方法
- 下一篇:一種SDH多域綜合測試裝置及測試方法





