[發明專利]射頻LDMOS器件及其制造方法無效
| 申請號: | 201010154881.4 | 申請日: | 2010-04-22 |
| 公開(公告)號: | CN102237406A | 公開(公告)日: | 2011-11-09 |
| 發明(設計)人: | 張帥;王海軍 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L23/532;H01L23/373;H01L21/336;H01L21/768 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 劉昌榮 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 射頻 ldmos 器件 及其 制造 方法 | ||
技術領域
本發明涉及一種半導體器件及其制造方法。
背景技術
射頻LDMOS是一種應用于通訊領域的功率器件。該器件因為需要通大電流,在設計時需要考慮散熱及降低電阻的要求。請參閱圖1,這是現有的射頻LDMOS器件的簡單示意圖。硅襯底10上具有外延層11,外延層11中具有摻雜載流子通路13。外延層11就是淀積的單晶硅。摻雜載流子通路13就是具有摻雜的單晶硅,其中所摻雜的雜質作為載流子。外延層11之上具有柵氧化層14及其上方的柵極15。外延層11中具有阱20,阱20在柵極15的下方。外延層11之上且在柵極15的兩側分別是源極181和漏極182。摻雜載流子通路13中具有重摻雜源區171,源極181在摻雜載流子通路13和源區171的上方。外延層11中還具有重摻雜漏區172,漏極182在漏區172的上方。柵極15和漏極182之間區域的外延層11中還具有漂移區16。
由于射頻LDMOS器件需要進行高壓應用,因此需要較厚的外延層。現有的射頻LDMOS器件的外延層11和摻雜載流子通路13是通過多次外延生長、多次高摻雜的離子注入和多次高溫熱退火工藝形成的。請參閱圖2a,這是在硅襯底10上第一次生長外延層11a,然后第一次進行高摻雜的離子注入形成離子注入區12a。請參閱圖2b,這是將圖2a所示硅片經過高溫熱退火工藝后,第一次離子注入區12a變為第一部分的摻雜載流子通路13a。如此重復地進行外延生長、離子注入、高溫熱退火工藝,直至總的外延層厚度達到要求。
由于采用多次外延生長、離子注入和高溫熱退火的工藝,使得現有的射頻LDMOS的制造工藝較為復雜。為了使結深達到較深的要求,需要進行高劑量、高能量的離子注入,這對于離子注入機臺的要求很高,并且離子注入的工藝時間也很長。對于n型或p型的LDMOS而言,摻雜載流子通路13中的載流子類型不同,還需要分別進行離子注入。此外,所摻雜的離子經過多次高溫熱退火工藝后,會出現較為嚴重的橫向擴散,導致了射頻LDMOS器件的橫向尺寸較大,從而增加了器件面積,限制了器件頻率和功率的提升。
發明內容
本發明所要解決的技術問題是提供一種小面積、高頻率、高功率的射頻LDMOS器件。為此,本發明還要提供所述射頻LDMOS器件的制造方法。
為解決上述技術問題,本發明射頻LDMOS器件為:硅襯底10上具有外延層11,外延層11中具有低阻通道22;所述低阻通道22或者是有摻雜的多晶硅,或者是金屬;
外延層11之上具有柵氧化層14及其上方的柵極15;
外延層11中具有阱20,阱20在柵極15的下方;
外延層11之上且在柵極15的兩側分別是源極181和漏極182;
外延層11和低阻通道22中具有重摻雜源區171,源極181在低阻通道22和源區171的上方;
外延層11中還具有重摻雜漏區172,漏極182在漏區172的上方;
柵極15和漏極182之間區域的外延層11中還具有漂移區16。
本發明射頻LDMOS器件的制造方法包括如下步驟:
第1步,在硅襯底10上生長一層外延層11;
第2步,在外延層11之上淀積一層氧化硅;
第3步,采用光刻工藝暴露出低阻通道的刻蝕窗口;
第4步,采用刻蝕工藝對刻蝕窗口中的氧化硅、外延層11進行刻蝕,直至刻蝕掉部分的硅襯底10才停止刻蝕,此時在硅片上形成一個溝槽;
第5步,在硅片表面淀積一層有摻雜的多晶硅或金屬,至少將第4步形成的溝槽填充滿;
第6步,對硅片表面進行干法反刻工藝或化學機械研磨工藝,將硅片表面所淀積的多晶硅或金屬研磨至與氧化硅表面齊平,此時僅有第4步形成的溝槽處具有多晶硅或金屬,即為低阻通道22;
第7步,去除硅片表面的氧化硅;
第8步,在硅片表面熱氧化生長或淀積一層氧化硅,再淀積一層多晶硅,刻蝕該多晶硅和氧化硅形成柵氧化層14和多晶硅柵極15;
第9步,在多晶硅柵極15一側下方的外延層11進行輕摻雜離子注入,形成漂移區16;
第10步,在多晶硅柵極15另一側下方的外延層11進行重摻雜離子注入,形成源區171;同時在漂移區16外側的外延層11中進行重摻雜離子注入,形成漏區172;
第11步,在硅片表面淀積一層多晶硅,刻蝕后形成源極181和漏極182;其中源極181在低阻通道22和源區171的上方,漏極182在漏區172的上方。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010154881.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種加載試驗裝置
- 下一篇:一種改良的讀卡裝置及其遮蔽結構
- 同類專利
- 專利分類





