[發明專利]靜態隨機存取存儲器

有效

• 申請號: 201010153705.9
• 申請日: 2010-04-22
• 公開（公告）號: CN101877243A
• 公開（公告）日: 2010-11-03
• 發明（設計）人: 胡劍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C11/419
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明關于一種半導體內存裝置，特別是關于一種可以消除讀干擾的靜態隨機存取存儲器。

背景技術

靜態隨機存取存儲器(SRAM)常被用于計算機系統中暫時存儲數據。只要持續有電源提供，SRAM可保持其存儲狀態而不需要任何數據更新的操作。SRAM裝置包括由“單元”組成的陣列，每個單元可存儲一“位”數據。典型的SRAM單元可包括兩個交叉藕接的反相器以及藕接反相器至兩條互補位線的兩個存取晶體管。兩個存取晶體管是由字線控制以選擇讀或寫操作所需的單元。在讀取操作時，存取晶體管導通，以允許保留在交叉藕接的反相器的儲存節點的電荷可通過位線與互補位線讀取。在寫入操作時，存取晶體管導通并且位線或互補位線的電壓提高至一定程度的電壓水平，以決定單元的存儲狀態。

圖1為傳統的六晶體管靜態隨機存取存儲器的結構圖。圖1中，傳統的六晶體管靜態隨機存取存儲器包括PMOS晶體管P1與P2，以及NMOS晶體管N1、N2、N3與N4。PMOS晶體管P2的漏極藕接至NMOS晶體管N2的漏極，PMOS晶體管P1的漏極藕接至NMOS晶體管N1的漏極，NMOS晶體管N2與N1的源極藕接至一互補電壓源，如接地或Vss，PMOS晶體管P2的柵極與NMOS晶體管N2的柵極藕接至一儲存節點V1，儲存節點V1還藕接至PMOS晶體管P1與NMOS晶體管N1的漏極，PMOS晶體管P1的柵極與NMOS晶體管N1的柵極藕接至一儲存節點V2，該儲存節點V2還藕接至PMOS晶體管P2與NMOS晶體管N2的漏極，NMOS晶體管N3藕接儲存節點V1至一位線BL，NMOS晶體管N4藕接儲存節點V2至一互補位線/BL，NMOS晶體管N3與N4的柵極都由一字線WL控制。在讀取SRAM內信息的時候，字線WL為高電壓，NMOS晶體管N3導通，儲存節點V1的電壓信息被傳送至位線BL，同時NMOS晶體管N4也導通，儲存節點V2的電壓信息被傳送至互補位線/BL，NMOS晶體管N3和N4導通會形成一定讀電流，必然引起儲存節點V1和V2的電壓出現相應的波動，若波動過大會導致SRAM原始信息被破壞，造成讀取不成功或造成致命錯誤，這被稱為讀干擾。

為避免這種讀干擾，現有技術中通常采用在傳統的六晶體管靜態隨機存取存儲器基礎上增加兩個NMOS晶體管(NMOS晶體管N5及N6)組成的Cascode放大器(共源共柵)對儲存節點V2的電壓進行緩沖，如圖2所示，WBL、/WBL以及RBL分別為為寫位線、互補寫位線以及讀字線，RWL與WWL為讀字線與寫字線。當讀取SRAM信息時，讀字線RWL為高電壓，增加的NMOS晶體管N5及N6導通，單元信息形成的電流只通過新增加的NMOS晶體管N5及N6的漏極和源極而不會通過柵極進入或流出SRAM的4個基本鎖存器MOS晶體管P1、P2、N1及N2，這樣確實可以消除傳統六晶體管靜態隨機存取存儲器存在的讀干擾問題，但是這種改進的八晶體管靜態隨機存取存儲器使用晶體管較多，不利于容量擴展和布局布線。

綜上所述，可知先前技術的靜態隨機存取存儲器存在讀干擾或為了消除讀干擾使用晶體管較多而造成不利于容量擴展及布局布線的問題，因此實有必要提出改進的技術手段，來解決此一問題。

發明內容

為克服上述現有技術的靜態隨機存取存儲器存在讀干擾以及為了消除讀干擾使用晶體管較多而造成不利于容量擴展及布局布線的缺點，本發明的主要目的在于提供一種靜態隨機存取存儲器，其僅采用六晶體管并可以消除讀干擾的問題，有利于容量擴展與布局布線。

為達上述及其它目的，本發明一種靜態隨機存取存儲器，至少包含：

寫控制電路模塊，藕接至一寫位線與一寫字線，用于控制對該靜態隨機存取存儲器寫入信息的狀態；

第一反向電路，藕接于該寫控制電路模塊，并與該寫控制電路模塊藕接形成第一儲存節點；

第二反向電路，連接于一電壓源與一互補電壓源之間，并藕接至該第一儲存節點；以及

讀出緩沖電路，與該第一反向電路以及該第二反向電路共同藕接，形成第二儲存節點，該讀出緩沖電路還分別藕接至一讀字線與一讀位線，該讀出緩沖電路用于隔離該讀位線與該第二儲存節點。

進一步地，該讀出緩沖電路至少包括串聯藕接于該第二儲存節點與該互補電壓源之間的第三NMOS晶體管與第四NMOS晶體管，該第三NMOS晶體管源極接于該互補電壓源，該第三NMOS晶體管的柵極與該第一反向電路、第二反向電路藕接形成該第二儲存節點，該第三NMOS晶體管的漏極與該第四NMOS晶體管的漏極藕接，該第四NMOS晶體管的源極藕接至該讀位線，其柵極藕接至該讀字線。