[發明專利]用于抵消強化后輸入信號的高頻衰減電路架構

無效

• 申請號: 201010153000.7
• 申請日: 2010-04-20
• 公開（公告）號: CN102237857A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 朱政輝
• 申請（專利權）人: 英業達股份有限公司
• 主分類號: H03H7/24
• 分類號: H03H7/24
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司 11139
• 代理人: 孫皓晨

技術領域

本發明是有關一種用于抵消強化后輸入信號的高頻衰減電路架構，尤指一種增強高頻信號的能量，進而抵抗傳輸線所造成高頻損耗，而當信號走線較短時，相形的下就產生了過度強化的結果，利用并聯電容設置于差模傳輸線上，增強對于高頻信號的損耗，進而達到補償的效果。

背景技術

電子產業的進步，造成許多精巧的電子產品誕生，要有精巧的電子產品，電路板的布局設計就很重要，如何利用有限的空間來容置所有電子元件，并且要將所有的信號線都拉好且正常的動作，一再考驗電路板布局者的智慧，且更精細的層面，必需精確計算每個電子元件的特性(驅動電壓、電流及阻抗值)，方能設計出不易產生故障的電子產品。

而現今電路板的高速信號線常通過一強化高頻信號來達到使信號布線的長度可以更長的目的，而此種強化高頻信號的方法的英文名稱被稱之為『Emphasis』。但是強化高頻信號的方法對于布線長度較短時，反而因為信號太強而產生高頻效應太強的問題，此種信號無法被電路布局規范所接受，亦被視為一種品質差的信號。針對上述問題，有的電路布局設計者就刻意降低強化高頻信號的等級，但其缺點是無法適用于所有電路布線長度。另一種方法為增加信號走線長度，雖然可以解決大部分的問題，但是就會增加電路板的面積，對于必須設計出輕、薄、短、小要求的電子產品就十分不合適，本發明正可解決上述問題。

發明內容

基于解決以上所述現有技藝的缺失，本發明為一種用于抵消強化后輸入信號的高頻衰減電路架構，主要目的為增強高頻信號的能量，進而抵抗傳輸線所造成高頻損耗，而當信號走線較短時，相形的下就產生了過度強化的結果，利用并聯電容設置于差模傳輸線上，增強對于高頻信號的損耗，進而達到補償的效果。

為達上述目的，本發明為一種用于抵消強化后輸入信號的高頻衰減電路架構，在集成電路的傳輸端設置有一強化高頻信號，從傳輸端到接受端的二條差模傳輸線之間并聯一電容，用以衰減高頻信號，使高頻信號達到規范區域內的數值。

為達上述目的，本發明為一種用于抵消強化后輸入信號的高頻衰減電路架構，在集成電路的傳輸端設置有一強化高頻信號，從傳輸端到接受端的二條差模傳輸線，各串聯一電感，用以衰減高頻信號，使高頻信號達到規范區域內的數值。

為達上述目的，本發明一種用于抵消強化后輸入信號的高頻衰減電路架構，在集成電路的傳輸端設置有一強化高頻信號，從傳輸端到接受端的二條差模傳輸線，各串聯一電容，并將二電容皆接地，用以衰減高頻信號，使高頻信號達到規范區域內的數值。

為進一步對本發明有更深入的說明，乃通過以下圖示、圖號說明及發明詳細說明，冀能對貴審查委員于審查工作有所助益。

附圖說明

圖1為本發明用于抵消強化后輸入信號的高頻衰減電路架構的第一實架構圖；

圖2為圖1的差模傳輸線各自串接一直流阻隔電容的電路架構圖；

圖3為本發明用于抵消強化后輸入信號的高頻衰減電路架構的第二實架構圖；

圖4為本發明用于抵消強化后輸入信號的高頻衰減電路架構的第三實架構圖；

圖5為本發明有無附加抵消強化后輸入信號的高頻衰減電路架構的傳輸通道頻域響應曲線圖；

圖6A為未附加抵消強化后輸入信號的高頻衰減電路架構的高頻信號圖；

圖6B為本發明已附加抵消強化后輸入信號的高頻衰減電路架構的高頻信號圖。

附圖標記說明：1～傳輸端；15～差模傳輸線；2～接收端；3～并聯電容；41～直流阻隔電容；42～串聯電感；43～串聯電容；51～加入并聯電容的高頻信號；52～未加入并聯電容的高頻信號；6、7～量測規范區域；61、71～高頻信號；62～超過規范區域。

具體實施方式

茲配合下列的圖式說明本發明的詳細結構，及其連結關系，以利于貴審委做一了解。