[發明專利]一種布里淵散射譜實時頻譜分析裝置及其數據處理方法

無效

• 申請號: 201010152616.2
• 申請日: 2010-04-22
• 公開（公告）號: CN101813497A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 張旭蘋;王順;張益昕;朱帆
• 申請（專利權）人: 南京大學
• 主分類號: G01D5/353
• 分類號: G01D5/353;G01D5/26;G01J3/28
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 周靜

1.一種布里淵散射譜的實時頻譜分析裝置，其特征是頻譜分析裝置的輸入端連接布里淵光時域反射計的輸出，所述布里淵光時域反射計輸出經過下移頻的布里淵散射譜信號，頻譜分析裝置包括低通濾波器(13)、低噪聲放大器(14)、模數轉換器(15)、現場可編程邏輯陣列FPGA(16)、數字信號處理器DSP(20)和至少三個存儲器；其中布里淵散射譜信號輸入低通濾波器(13)的輸入端口，低通濾波器(13)的輸出端口連接低噪聲放大器(14)的輸入端，低噪聲放大器(14)的輸出接模數轉換器(15)的輸入端，模數轉換器(15)的輸出連接FPGA(16)的輸入端，所有存儲器和DSP(20)均與FPGA(16)雙向連接，且所有存儲器與FPGA(16)的連接為乒乓結構，FPGA(16)設有輸出端口，輸出布里淵頻譜信號。

2.根據權利要求1所述的一種布里淵散射譜實時頻譜分析裝置，其特征是低通濾波器(13)的截止頻率為經過下移頻后的布里淵散射譜信號中心頻率的2倍，模數轉換器(15)的采樣率至少大于經過下移頻后的布里淵散射譜中心頻率的2倍。

3.根據權利要求1或2所述的一種布里淵散射譜實時頻譜分析裝置，其特征是FPGA(16)的輸出端口連接上位機(21)。

4.權利要求1-3任一項所述的布里淵散射譜實時頻譜分析裝置的數據處理方法，其特征是基于快速傅立葉變換FFT方式，現場可編程邏輯陣列FPGA(16)協調各個總線接口并控制數據讀寫；存儲器與FPGA(16)的連接為乒乓結構，所有存儲器同時工作，執行不同的工作，所有存儲器初始均為空閑狀態：

FPGA(16)先控制第一存儲器(17)的地址和數據總線，把模數轉換器(15)采集到的時域信號數據存入第一存儲器(17)，設FFT的窗口大小定為N個點，則按順序把N個點存入第一存儲器(17)；完成N個點在第一存儲器(17)的存儲后，FPGA(16)釋放第一存儲器(17)的地址和數據總線控制權，取得第二存儲器(18)的地址數據總線控制權，把后面繼續采集到的N個數據存入第二存儲器(18)，同時DSP(20)取得第一存儲器(17)的控制權，對其中的時域數據進行FFT變換，得到的頻域數據仍然存入第一存儲器(17)；

第二存儲器(18)完成N個點的存儲，并且第一存儲器(17)完成本身N個點的FFT變換后，FPGA(16)釋放第二存儲器(18)的控制權，取得第三存儲器(19)的控制權，把下面繼續采集到的N個點存入第三存儲器(19)，同時DSP(20)取得第二存儲器(18)的控制權，對其中的時域數據進行FFT變換，得到的頻域信號仍然存入第二存儲器(18)，在這個過程中FPGA(16)同時控制第一存儲器(17)，把第一存儲器(17)中的頻域數據進行輸出；

第三存儲器(19)完成存儲，并且第二存儲器(18)完成本身N個點的FFT變換，第一存儲器(17)完成頻域數據的輸出后，第一存儲器(17)回到空閑狀態，FPGA(16)釋放第三存儲器(19)的控制權，取得下一空閑的存儲器的控制權，把下面繼續采集到的N個點存入下一空閑的存儲器，DSP(20)取得第三存儲器(19)的控制權，對其中的時域數據進行FFT變換，同時FPGA(16)控制第二存儲器(18)把其中的頻域數據進行輸出；這樣各存儲器形成流水線工作，同時各自獨立，兩兩之間互不干擾，每個存儲器都按存儲時域數據→FFT處理→輸出頻域數據的工作過程循環工作，在FPFA(16)的控制下數據采集、數據處理、數據輸出連續進行，實現模數轉換器采集的數據及時進行FFT變換，并且實時輸出處理完成的頻譜數據。

5.根據權利要求4所述的布里淵散射譜實時頻譜分析裝置的數據處理方法，其特征是存儲器的頻域數據通過FPGA(16)輸出到上位機(21)，布里淵光時域反射計進行多次布里淵散射譜信號的探測，布里淵散射譜實時頻譜分析裝置對每次探測的信號分別進行數據處理，利用上位機(21)對每次從存儲器獲得的頻譜數據進行頻譜拼接和顯示工作，得到處理后的布里淵光時域頻譜信息。