[發明專利]一種半導體鍺基襯底材料及其制備方法

有效

• 申請號: 201010151362.2
• 申請日: 2010-04-20
• 公開（公告）號: CN102237369A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 郭岳;安霞;杜菲;黃如;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

技術領域

本發明屬于超大規模集成電路工藝制造技術領域，具體涉及一種鍺基襯底材料及其制備方法。

背景技術

隨著器件尺寸地不斷縮小，載流子遷移率退化成為影響器件性能提升的關鍵因素之一。與硅材料相比，鍺材料具有較低的載流子有效質量，更高、更加對稱的低場載流子遷移率，能帶寬度窄，而且與硅CMOS工藝兼容，因此，鍺基器件是高速MOSFET器件一個很有希望的方向。為了實現更好的器件特性，鍺基襯底材料的制備也是當前關注的熱點之一。

絕緣體上的鍺材料(GeOI)由于結合了體鍺材料和絕緣體上的硅材料(SOI)的優勢，成為當前工業界和學術界的關注焦點之一，人們也提出了不同的制備方法，如鍺聚集技術等。然而，鍺與SiO₂界面接觸特性較差，從而會使相應的器件性能退化。對于SOI器件，漏還會通過隱埋氧化層影響溝道電勢，因而DIBL效應加劇，器件性能進一步退化。雖然減小埋層的厚度可抑制DIBL效應，但會增大源漏與襯底之間的寄生電容，使得器件性能退化。因此對于GeOI材料，改變埋層介質材料是改善器件性能的有效方式。

發明內容

本發明克服了現有技術中的不足，提供了一種多孔層上鍺基襯底材料及其制備方法。

本發明的技術方案是：

一種半導體鍺基襯底材料，其特征在于，包括一半導體基片，在半導體基片上形成一多孔層，在多孔層上設有半導體鍺片，形成多孔層上鍺基襯底材料。

所述半導體基片是硅片或者鍺片，半導體基片上的多孔層厚度范圍為30nm-400nm。

在半導體鍺層與多孔層之間可設有一鈍化層。所述鈍化層為氮氧鍺，其厚度為0.7nm-3nm。

鍺片為體鍺片或硅上外延鍺片。

一種半導體鍺基襯底材料的制備方法，包括以下步驟：

1)采用多孔硅或多孔鍺技術，在半導體基片形成一多孔層；

2)半導體鍺片上形成表面鈍化層(氮氧鍺層)；

3)對半導體鍺片進行H⁺注入；

4)將半導體基片的位于多孔層一面與半導體鍺片的位于氮氧鍺層一面進行低溫鍵合；

5)對上述鍵合片進行熱處理，溫度為400-600℃，使半導體鍺片在H⁺注入射程分布峰值處剝離，從而形成多孔層上鍺基襯底結構。

6)對上述多孔層上鍺基襯底退火處理來增加鍵合強度，并再利用CMP技術拋光，以完成半導體鍺基襯底材料的制備。

所述H⁺注入射程分布峰值距離鍺片表面在30-150nm之間，注入劑量在le16-le17cm^-2之間。

其中，所述半導體基片與半導體鍺片鍵合溫度一股為150-300℃。

所述退火溫度150-250℃，退火時間為5-150h。

與現有技術相比，本發明的有益效果是：

1)多孔層的介電常數約為1.0，是最理想的埋層。

2)利用了多孔層的低介電常數，在多孔層上形成Ge襯底材料，可以有效減小漏端通過埋層對溝道和源端的電勢耦合作用，從而有效抑制DIBL效應；

3)降低源漏和襯底的寄生電容改善器件速度特性；

4)減小了寄生電容，降低了漏電，功耗更低；

5)消除了閂鎖效應；

6)抑制襯底脈沖電流的干擾；

7)避免了鍺與二氧化硅界面接觸特性差的問題；

8)本發明提供的這種半導體鍺基襯底材料的制備方法，巧妙利用智能剝離技術在多孔絕緣層上制備超薄的半導體鍺材料。這樣既解決了運用BESOI技術時減薄的困難，同時又兼顧了SIMOX技術和鍵合技術的優點。

9)制備工藝簡單，且與傳統硅工藝兼容。

附圖說明

圖1是本發明半導體鍺基襯底材料的結構示意圖；

圖2是本發明制備工藝流程圖。

具體實施方式

下面結合附圖和具體實施方式對本發明作進一步詳細描述：

圖1是本發明半導體鍺基襯底材料的示意圖。其中包括半導體基片1，其上形成的多孔層2，半導體鍺片3，以及界面處的鈍化層4。

圖2是本發明制作半導體鍺基襯底材料的各步驟工藝流程圖。本發明制作半導體鍺基襯底材料的方法包括如下步驟：

步驟一：半導體基片1上形成多孔層2，如圖2(a)所示。