[發明專利]高介電常數介電層和/或金屬柵極元件的制造方法有效
| 申請號: | 201010151101.0 | 申請日: | 2010-03-23 |
| 公開(公告)號: | CN102103994A | 公開(公告)日: | 2011-06-22 |
| 發明(設計)人: | 李達元;許光源;于雄飛;李威養;葉明熙 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/283 |
| 代理公司: | 北京市德恒律師事務所 11306 | 代理人: | 陸鑫;高雪琴 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 介電常數 介電層 金屬 柵極 元件 制造 方法 | ||
技術領域
本發明涉及一種半導體元件的制造方法,尤其涉及一種高介電常數介電層和/或金屬柵極元件的制造方法。
背景技術
半導體集成電路(IC)工業已經歷快速成長。IC材料和設計的技術進步已造成數世代的IC演進,相較于前一世代,各世代的IC都具有較小及更復雜的電路。然而,上述的進步已增加制造IC和工藝的復雜性,并且為了使這些先進技術得以實現,類似的IC工藝和制造的開發是必要的。
在IC演進的進程中,功能的密度(也即每芯片面積互連的裝置的數目)已逐漸地增加,當幾何尺寸(也即使用一工藝所能創造出最小元件(或線))已降低。此微縮化的過程通過制造效率和降低相關的成本而增加逐漸地提供益處。此微縮化也產生相對高的功率耗損值,其可通過使用低功率損耗裝置例如互補式金屬-氧化物-半導體(CMOS)裝置而解決。CMOS裝置典型地是由柵極氧化層和多晶硅柵極電極所形成。隨著構造尺寸持續地減少,因而有一種期望將柵極氧化層和多晶硅柵極電極取代為high-k柵極介電層和金屬柵極以改善元件效能。
然而,當集成化一high-k(高介電常數)介電/金屬柵極構造在一CMOS技術制造流程時,基于各種不同的因素例如金屬不相容性、復雜的工藝、及熱預算(thermal?budget),問題也隨之發生。例如,high-k柵極介電層引發的議題為較低的熱穩定性。有鑒于此,在CMOS技術制造流程中,在一道或多道熱工藝循環(例如虛置多晶硅熱步驟、間隙子熱步驟、及源極和漏極的活化步驟)可導致該high-k柵極介電層的品質降低。
發明內容
為了克服現有技術的缺陷,根據本發明的一實施例,其提供一種高介電常數介電層和/或金屬柵極元件的制造方法,包括:提供一半導體基板;形成一柵極結構于該半導體基板之上,該柵極結構包括一虛置介電層及一虛置柵極設置于該虛置介電層之上;自該柵極結構移除該虛置柵極和虛置介電層,由此形成一溝槽;形成一界面層于該半導體基板上;形成一高介電常數介電層于該界面層之上,部分地填入該溝槽;形成一阻擋層于該高介電常數介電層之上,部分地填入該溝槽;形成一頂蓋層于該阻擋層之上,部分地填入該溝槽;實施一退火工藝;移除該頂蓋層;形成一金屬層于該阻擋層之上,且填入該溝槽的剩余部分;以及實施一化學機械研磨法以移除該溝槽外部的各層。
根據本發明另一實施例,一種高介電常數介電層和/或金屬柵極元件的制造方法包括:提供一半導體基板;形成一柵極結構于該半導體基板之上,該柵極結構包括一虛置介電層及一虛置柵極設置于該虛置介電層之上;自該柵極結構移除該虛置柵極和虛置介電層,由此形成一溝槽;形成一界面層位于該溝槽的一底部部分;形成一高介電常數介電層于該界面層之上,部分地填入該溝槽;形成一阻擋層于該高介電常數介電層之上,部分地填入該溝槽;形成一順應頂蓋層于該阻擋層之上;之后實施一退火工藝;移除該頂蓋層;形成一金屬層于該阻擋層之上,且填入該溝槽的剩余部分;以及移除該溝槽外部的各層,由此形成一金屬柵極。
根據本發明又一實施例,一種高介電常數介電層和/或金屬柵極元件的制造方法包括:提供一半導體基板;形成一柵極結構于該半導體基板之上,該柵極結構包括一虛置介電層及一虛置柵極設置于該虛置介電層之上;形成一層間介電層于該半導體基板和該柵極結構之上;實施一第一化學機械研磨法于該層間介電層,以露出該虛置柵極;自該柵極結構移除該虛置柵極和虛置介電層,由此形成一溝槽;形成一界面層位于該溝槽的一底部部分;形成一高介電常數介電層于該界面層之上,部分地填入該溝槽;形成一阻擋層于該高介電常數介電層之上,部分地填入該溝槽;形成一順應頂蓋層于該阻擋層之上;之后實施一退火工藝;移除該頂蓋層;形成一金屬層于該阻擋層之上,且填入該溝槽的剩余部分;以及實施一第二化學機械研磨法以移除該溝槽外部的各層,由此形成一金屬柵極。
本發明所揭示的方法提供一簡單且具有低成本效益的方法,以形成high-k介電層和金屬柵極在后形成柵極工藝中,其使用一虛置介電層和虛置多晶硅柵極。因此,由于該high-k介電層經歷較低的熱工藝(例如施于該high-k介電層較低的熱循環),可以改善于最終元件中的該high-k介電層的品質。此外,在此所揭示的方法和裝置利用一順應的頂蓋層,通過低溫沉積工藝形成,其可改善在退火工藝中該接口層、high-k介電層、和阻擋層的品質,并且改善在退火工藝后移除該頂蓋層的蝕刻工藝。上述優點變得非常重要,對于先進工藝節點中的微小構造,例如32nm、22nm、或更小的節點工藝。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010151101.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:固體攝像裝置及其制造方法
- 下一篇:調節刮板和顯影裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





