[發明專利]電路板

無效

• 申請號: 201010148337.9
• 申請日: 2007-10-25
• 公開（公告）號: CN101820724A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 岡部修一;姜明杉;樸正現;鄭會枸;樸貞雨;金智恩
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/11;H05K3/20
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

本申請是于2007年10月25日提交的申請號為200710165425.8，發明名稱為“電路板及其制造方法”的專利申請的分案申請。

相關申請交叉參考

本申請要求于2006年10月25日在韓國知識產權局提交的第10-2006-0104203號韓國專利申請的權益，其公開的內容全部結合于此以供參考。

技術領域

本發明涉及一種電路板及一種制造電路板的方法。

背景技術

隨著電子產品朝向日趨微型化、輕薄化、高密度化、以及封裝化發展的趨勢，從而電路板同樣經歷著圖案微細化以及產品微型化和封裝化的趨勢。因此，隨著為了在多層印刷電路板上形成微細圖案以及提高可靠性和設計密度的需要而發生的原材料的變化，出現了朝向集成電路的組成層的變化。組件也經歷從DIP(插裝型封裝)型到SMT(表面貼裝)型的改變，從而安裝密度也正在提高。

適應電路日益復雜化以及高密度和微細導線電路的需要，不斷提出不同樣式的多層電路板。但是，用于制造多層電路板的傳統工藝可包括復雜的過程，以及例如因為離子移動等原因，要求相鄰電路之間有最小節距，從而局限了微細導線電路圖案的形成。

并且，多層電路板可能具有高厚度，這使得很困難制造出薄板，同時在電路和板之間的連接部分可能出現下陷，造成電路從板上剝落。

發明內容

本發明的一方面是提供一種電路板和一種制造該電路板的方法，其中，在不增加絕緣體數量的情況下，形成雙層電路圖案(一個電路圖案埋在絕緣體中而一個電路圖案形成在外層上)，以提供高密度的電路圖案。

并且，本發明的另一方面是提供一種電路板和一種制造該電路板的方法，其中，在埋在絕緣體中的電路圖案和形成在外層上的電路圖案之間形成高度差，以減小相鄰電路間的節距并因此形成高密度的微細導線電路圖案。

本發明的一個方面提供了一種制造電路板的方法，該方法包括：在堆疊于載體上的晶種層上形成導電凸版圖案(conductiverelievo?pattern)，其中與第一電路圖案相一致的導電凸版圖案包括依次堆疊的第一鍍覆層、第一金屬層和第二鍍覆層；將載體和絕緣體堆疊并壓在一起，使得載體的其上形成有導電凸版圖案的表面面向絕緣體；通過去除載體將導電凸版圖案轉錄入絕緣體中；在絕緣體的其上轉錄有導電凸版圖案的表面上形成導電圖案，其中與第二電路圖案相一致的導電圖案包括依次堆疊的第三鍍覆層和第二金屬層；去除第一鍍覆層和晶種層；以及去除第一金屬層和第二金屬層。

第一鍍覆層、第二鍍覆層和第三鍍覆層可以由與晶種層一樣的金屬材料形成，而第一金屬層和第二金屬層可以由與晶種層不同的金屬材料形成。在這種情況下，晶種層可以包含銅(Cu)，并且第一金屬層和第二金屬層可以包含錫(Sn)和鎳(Ni)中的至少一種或多種。

形成導電凸版圖案可包括：通過在晶種層上選擇性地形成鍍覆抗蝕層(plating?resist)形成與第一電路圖案相對應的凹版圖案(intaglio?pattern)；通過分別實施電鍍，在凹版圖案中依次堆疊第一鍍覆層、第一金屬層和第二鍍覆層；以及去除鍍覆抗蝕層。

載體可以是金屬板，在種情況下，可以通過蝕刻金屬板的方式來完成轉錄。

形成導電圖案可包括：通過在絕緣體表面上選擇性地形成鍍覆抗蝕層形成與第二電路圖案相對應的凹版圖案；通過分別實施電鍍在凹版圖案中依次堆疊第三鍍覆層和第二金屬層；以及去除鍍覆抗蝕層。

在一些實施例中，形成導電凸版圖案可包括在兩個載體的每個晶種層上形成導電凸版圖案，堆疊和壓緊可包括將兩個載體堆疊和壓緊在絕緣體的任一表面上，使得每個載體的其上形成有導電凸版圖案的表面面向絕緣體，轉錄可包括去除兩個載體，以及形成導電圖案可包括在絕緣體的任一表面上形成導電圖案。

制造電路板的方法，在絕緣體任一表面上形成導電圖案之前，然后可進一步包括，在絕緣體中形成導孔(via?hole)并且在該導孔中形成晶種層，以及在形成導電圖案之后還可進一步包括，在絕緣體上選擇性地施加阻焊層。

本發明的另一個方面提供一種電路板，該電路板包括：絕緣體，包括溝槽；第一電路圖案，被形成為掩埋溝槽的一部分；以及第二電路圖案，形成在絕緣體的其中形成有溝槽的表面上。

第一電路圖案和第二電路圖案可以形成在絕緣體的兩個表面上。

電路板可包括用于電連接形成在絕緣體的任一表面上的第一電路圖案的過孔(via)。

在某些情況下，第二電路圖案的一部分可以形成得與第一電路圖案的一部分重疊。