[發明專利]二進制轉換電路和方法、AD轉換器、固態攝像器件及相機系統

有效

• 申請號: 201010147352.1
• 申請日: 2010-04-15
• 公開（公告）號: CN101924558A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 宇井博貴;高橋知宏
• 申請（專利權）人: 索尼公司
• 主分類號: H03M1/48
• 分類號: H03M1/48;H04N5/335;H04N5/225
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 褚海英;武玉琴

相關申請的交叉引用

本申請包含與2009年4月24日向日本專利局申請的日本專利JP2009-106961相關的主題并要求其優先權，將該申請的全部內容通過引用并入此處。

技術領域

本發明涉及能在以CMOS圖像傳感器為代表的固態攝像器件中使用的二進制轉換電路和方法、模數(AD)轉換器、固態攝像器件以及相機系統。

背景技術

迄今，在圖像傳感器領域中，已經提出了一種結構，在該結構中，為各列設置有用于對像素輸出與斜坡形參考電位進行相互比較的比較器以及用于測量直到像素輸出與參考電位交叉時所經過的時間的行波計數器。例如，該結構已在JP-A-2006-033453和JP-A-2005-278135中得到披露。

圖1是表示具有比較器和計數器的一般電路示例的示意圖。

圖2是圖1所示電路的時序圖。

在該電路中，計數器2的計數操作在比較器1開始掃描參考電壓Vramp時開始。

當參考電壓Vramp低于輸入電壓VSL時，比較器1的輸出信號VCO從高電平翻轉為低電平，計數器2的計數操作在此下降沿處停止。

計數值VCNT與參考電壓Vramp已經掃描的電壓寬度一一對應，計數值VCNT反映了對輸入電壓執行的模數(AD)轉換結果。

在JP-A-2006-033453和JP-A-2005-278135中，行波計數器被用作計數器，通過翻轉該行波計數器的各位來實現減法運算。

再者，通過利用后續數據來連續地操作該行波計數器并且為第一數據保持計數值來實現加法操作。

根據本配置，由于在各列中單獨執行經常在圖像傳感器中執行的CDS(相關雙采樣)操作，所以像素輸出的AD轉換結果不依賴于列間時鐘偏差或者參考電位偏差。

因此，基于高頻時鐘的計數操作是可能的。再者，由于以列為單位對AD轉換結果進行相加或者相減，所以其優點在于可以在AD轉換器電路上執行同一列中的像素輸出的加法操作。

然而，這些電路的很大的局限性在于，電路通常必須以大致等于像素陣列的尺寸的寬度來布局，這具有以下缺點：(1)這種布局導致了在列方向上延伸的細長布局，于是在該方向上會出現關鍵路徑；(2)很難布置大的緩存器。因而，與普通計數器電路相比，很難實現高速操作。

再者，即使當通過在電路中使用大的緩存器而實現高速操作時，由于是按照像素列的數量來設置計數器電路，功耗成為了一個主要問題，這就為提提升高速操作提出了另一難題。

通常，計數器僅能以時鐘為單位執行計數操作。然而，通過在輸出信號VCO的下降沿處將時鐘的相位信息提供給比較器，可以以更加精細的單位獲得計數值。

例如，可以在比較器的判斷時刻將具有不同相位的時鐘鎖存。

或者，諸如在TDC(時間數字轉換器)中，在不提高時鐘頻率本身的情況下通過利用時鐘信號的相位信息，可以以小于時鐘周期的時間單位執行計數操作。

然而，該相位信息不是二進制碼，如果依原樣使用該相位信息，很難執行上述的CDS操作或者在列中執行像素間加法/減法操作。

發明內容

因此，本發明期望提供一種二進制轉換電路，該二進制轉換電路非常之小，以至于使其能夠輕易地集成在圖像傳感器中，耗電較少，能將?時鐘相位信息轉換為二進制值，并實現數字加法和減法。人們也期望提供一種二進制轉換電路的二進制轉換方法、AD轉換器、固態攝像器件和采用該二進制轉換電路和方法的相機系統。

根據本發明的一種實施例的二進制轉換電路包括：鎖存電路，該鎖存電路用于當信號的電平翻轉時鎖存至少一個時鐘信號的相位信息，所述信號的電平是基于其狀態而翻轉的；至少一個轉換電路，其響應于脈沖信號將鎖存電路的已鎖存相位信息轉換為脈沖串；行波計數器部，其通過將由轉換電路的轉換而獲得的脈沖作為計數時鐘，來將時鐘的相位信息轉換為二進制碼。

根據本發明的另一實施例的二進制轉換方法包括以下步驟：當信號的電平翻轉時，鎖存至少一個時鐘信號的相位信息，所述信號的電平是基于其狀態而翻轉的；響應于脈沖信號將已鎖存相位信息轉換為脈沖串；并且將由轉換而獲得的脈沖作為行波計數器的計數時鐘，來將相位信息轉換為二進制值。