[發明專利]一種金屬柵極/高K柵介質疊層結構的制備和成形方法

有效

• 申請號: 201010145261.4
• 申請日: 2010-04-09
• 公開（公告）號: CN102214563A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 徐秋霞;李永亮
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周長興

技術領域

本發明屬于半導體技術領域，特別指一種金屬柵極/高K柵介質疊層結構的制備方法。本發明適合于32納米及以下技術代高性能互補型金屬氧化物半導體(CMOS)器件的應用。

技術背景

隨著CMOS器件特征尺寸的不斷縮小，高介電常數(K)柵介質和金屬柵電極的應用勢在必行。采用高K介質，由于在同樣的等效氧化物厚度(EOT)下有較厚的物理厚度，所以可大大降低柵極漏電流。而金屬柵的采用可消除多晶硅柵的耗盡效應和硼的穿透效應，提高器件可靠性，減小柵電阻。但要把金屬柵/高K介質工藝集成的CMOS技術中仍然面臨著很多挑戰。特別是在先柵工藝CMOS技術中，高K柵介質/金屬柵極疊層結構的刻蝕成形難度很大，包括刻蝕速率、刻蝕選擇比，疊層結構的刻蝕剖面的各向異性程度等都很難同時兼顧好。為降低刻蝕難度和防止后續源/漏區高劑量離子注入時離子穿透金屬柵極，可以采用多晶硅/薄層金屬柵疊層結構來代替單一的厚的金屬柵極。即便如此，金屬柵疊層結構的高度陡直的各向異性刻蝕剖面和對硅襯底和硬掩膜刻蝕的高選擇比仍然是一個非常大的挑戰。

發明內容

本發明的目的在于提供一種金屬柵極/高K柵介質疊層結構的制備方法，不僅可以獲得疊層結構陡直的刻蝕剖面，而且對襯底硅具有良好的刻蝕選擇比，還與CMOS工藝完全兼容，成本低，便于集成電路產業化。

為實現上述目的，本發明提供的金屬柵極/高K柵介質疊層結構的制備和成形方法，其主要步驟為：

步驟1)在硅襯底上生成一層SiON和SiO₂界面層；

步驟2)在界面層上沉積高K柵介質膜；

步驟3)對高K介質膜進行快速熱退火；

步驟4)在高K介質上沉積TaN金屬柵電極膜；

步驟5)在TaN金屬柵極上沉積多晶硅柵層，然后沉積硬掩膜層；

步驟6)光刻形成膠膜圖形，通過反應離子刻蝕對硬掩膜介質層進行各向異性刻蝕，將膠膜圖形轉移到硬掩膜層；

步驟7)去膠，以硬掩膜為掩蔽層，采用Cl₂/HBr混合氣體反應離子刻蝕多晶硅柵；

步驟8)以硬掩膜為掩蔽層，通過BCl₃基刻蝕氣體刻蝕對TaN金屬柵/高K柵介質疊層進行各向異性和高選擇比刻蝕。

所述方法中，步驟1之前先將硅襯底于清洗液中浸泡2-10分鐘進行清洗；清洗液按重量計，氫氟酸∶異丙醇∶水為0.2-1.5％∶0.01-0.10％∶1％。

所述方法中，步驟1中采用先注入氮再快速熱氧化形成，或先氧化再等離子氮化形成SiON界面層。

所述方法中，步驟2中高K柵介質膜是Hf基摻雜氧化物：HfO₂、HfON、HfSiO、HfSiON、HfTaON、HfAlO、HfAlON、HfSiAlON、HfLaO或HfLaON；所述高K柵介質層通過物理氣相淀積、金屬有機化學氣相淀積或原子層淀積工藝形成。

所述方法中，步驟3中快速熱退火溫度600-1000℃，時間10-120秒。

所述方法中，步驟4中TaN金屬柵采用N₂/Ar氣氛中反應濺射Ta靶形成，或用有機化學氣相淀積或原子層淀積形成。

所述方法中，步驟5中硬掩膜介層是氧化硅、氮化硅或其疊層形成。

所述方法中，步驟6中硬掩膜的刻蝕采用氟基反應離子刻蝕；氟基反應離子刻蝕采用的是CF₄、CHF₃或SF₆。

所述方法中，步驟8中BCl₃基刻蝕氣體為BCl₃/Cl₂/Ar/O₂的混合氣體；BCl₃流量為20-120sccm，Cl₂流量為5-30sccm，O₂流量為2-15sccm，Ar流量為10-60sccm；刻蝕功率上電極為120-450W，下電極為30-200W；腔體工作壓力為4-15mτ；腔體和電極溫度50-150℃。