[發明專利]用于優化可編程邏輯器件性能的裝置和方法

有效

• 申請號: 201010145109.6
• 申請日: 2006-08-16
• 公開（公告）號: CN101795133A
• 公開（公告）日: 2010-08-04
• 發明（設計）人: D·劉易斯;V·貝茨;P·萊溫體斯;C·萊恩;A·李;J·瓦特;T·萬德胡克
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種可編程邏輯器件PLD，包括：

第一電路，其由第一供給電壓供電，其中所述第一電路包括耦合 到所述PLD內的多路復用器的配置存儲器單元；以及

第二電路，其由第二供給電壓供電，其中所述第二電路包括耦合 到所述多路復用器的電平恢復反相器，

其中，所述第二供給電壓小于所述第一供給電壓。

2.根據權利要求1所述的可編程邏輯器件PLD，其中所述第二 電路包括反相器，其耦合到所述電平恢復反相器。

3.根據權利要求1所述的可編程邏輯器件PLD，其中所述第一 電路包括信號電平轉換器。

4.根據權利要求1所述的可編程邏輯器件PLD，其中所述第二 電路包括信號電平轉換器。

5.根據權利要求1所述的可編程邏輯器件PLD，進一步包括電 平轉換器，其中所述電平轉換器由所述第一和第二供給電壓共同供 電。

6.根據權利要求1所述的可編程邏輯器件PLD，其中所述第一 電路包括多個配置存儲器單元，其耦合到多個電平恢復反相器。

7.根據權利要求1所述的可編程邏輯器件PLD，其中所述第二 電路包括多個配置存儲器單元，其耦合到多個電平恢復反相器。

8.根據權利要求1所述的可編程邏輯器件PLD，其中所述第二 電路包括多個配置存儲器單元和多個反相器，其中所述多個配置存儲 器單元經由多個傳輸門耦合到所述多個反相器。

9.根據權利要求1所述的可編程邏輯器件PLD，其中所述第一 電路包括多個配置存儲器單元，其中所述第二電路包括多個反相器， 以及其中所述多個配置存儲器單元耦合到所述多個反相器，并且所述 多個反相器耦合到多個傳輸門。

10.根據權利要求1所述的可編程邏輯器件PLD，進一步包括：

第一接口電路，其由所述第二供給電壓供電；

第一電平轉換器，其由第三供給電壓供電，所述第一電平轉換器 耦合到所述接口電路；

解碼器，其由所述第三供給電壓供電，所述解碼器耦合到所述第 一電平轉換器；以及

存儲器電路，其由所述第三供給電壓供電，所述存儲器電路耦合 到所述解碼器。

11.根據權利要求10所述的可編程邏輯器件PLD，進一步包括：

第二接口電路，其由所述第三供給電壓供電，所述第二接口電路 耦合到所述存儲器電路；以及

第二電平轉換器，其由所述第三供給電壓供電，所述第二電平轉 換器耦合到所述第二接口電路。

12.根據權利要求11所述的可編程邏輯器件PLD，其中所述第 二接口電路包括傳感放大器和寫入驅動器。

13.根據權利要求11所述的可編程邏輯器件PLD，其中所述解 碼器包括動態邏輯電路。

14.根據權利要求1所述的可編程邏輯器件PLD，進一步包括：

第一接口電路，其由所述第二供給電壓供電；

解碼器，其由所述第二供給電壓供電，所述解碼器耦合到所述第 一接口電路；

多個電平轉換器，其由第三供給電壓供電，所述多個電平轉換器 耦合到所述接口電路；以及

存儲器電路，其由所述第三供給電壓供電，所述存儲器電路耦合 到所述多個電平轉換器。

15.根據權利要求14所述的可編程邏輯器件PLD，進一步包括：

第二接口電路，其由所述第三供給電壓供電，所述第二接口電路 耦合到所述存儲器電路；以及

第二電平轉換器，其由所述第三供給電壓供電，所述第二電平轉 換器耦合到所述第二接口電路。

16.根據權利要求15所述的可編程邏輯器件PLD，其中所述第 二接口電路包括傳感放大器和寫入驅動器。

17.根據權利要求15所述的可編程邏輯器件PLD，其中所述解 碼器包括動態邏輯電路。