[發明專利]內連線結構

有效

• 申請號: 201010143203.8
• 申請日: 2010-03-24
• 公開（公告）號: CN101859727A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 廖茂成;楊懷德;孫鐘仁;梁晉魁;廖廷修
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術領域

本發明涉及一種集成電路，尤其涉及一種集成電路的內連線結構與其形成方法，且尤其涉及形成蝕刻停止層。

背景技術

集成電路包括多個被內部線路間隔物(inter-wiring?spacing)隔開的圖案化金屬線(patterned?metal?lines)。一般而言，垂直分隔的金屬層(vertically?spacedmetallization?layers)的金屬圖案利用導孔(via)作為內部的電性連接。形成于溝槽型開口(trench-like?opening)內的金屬線大體上與半導體基材平行。依據目前的技術，此種類型的半導體元件可以包括八或更多層的金屬層，以滿足元件的幾何結構與微型化(micro-miniaturization)的需求。

形成金屬線或插塞(plugs)的常見的工藝稱為”鑲嵌(damascene)技術”。一般而言，此工藝牽涉到于層間介電層中形成開口(openings)，此開口用于隔開垂直分隔的金屬層(vertically?spaced?metallization?layers)。借由公知的光刻技術(lithographic?techniques)或蝕刻技術形成此開口。當開口形成之后，用銅或銅合金填充開口以形成銅線或是導孔(via)。借由化學機械研磨工藝(chemicalmechanical?planarization，CMP)移除位于層間介電層上過多的金屬材料。

為了精準地控制所形成的鑲嵌開口，通常會使用蝕刻停止層。請參見圖1，此圖顯示公知內連線結構的中間形成步驟的剖面圖。銅線112形成于介電層110中。復合蝕刻停止層(etch?stop?layer，ESL)115包括底層114與頂層116，其中底層114位于介電層110與金屬線112之上，而頂層116位于底層114之上。低介電常數(low-k)介電層118形成于復合蝕刻停止層115之上。開口120形成于低介電常數介電層118中。形成開口120的期間，復合蝕刻停止層115可以使蝕刻低介電常數介電層118的步驟停止于此。底層114由摻雜氮的碳化硅所組成，而頂層116由四乙基硅酸鹽(tetra-ethyl-ortho-silicate，TEOS)所組成。

然而，公知圖1的結構具有下述缺點。復合蝕刻停止層115對于阻止銅線112中的銅擴散到低介電常數介電層118的阻擋效果(barrier?performance)差。此現象不但會造成低介電常數介電層118的衰退(degradation)，也會造成銅線112的應力遷移效能(stress?migration?performance)的衰退。因此，業界急需一個解決之道。

發明內容

為克服上述現有技術的缺陷，本發明提供一種內連線結構(interconnectstructure)的形成方法，包括以下步驟：提供一介電層；形成一金屬線于該介電層中；以及形成一復合蝕刻停止層(etch?stop?layer，ESL)，其中形成該復合蝕刻停止層包括：形成一底部蝕刻停止層于該金屬線與該介電層之上；以及形成一頂部蝕刻停止層于該底部蝕刻停止層之上，其中該底部蝕刻停止層與該頂部蝕刻停止層具有不同組成，且兩者的步驟于原處(in-situ)進行。

本發明也提供一種內連線結構的形成方法，包括：提供包括一上表面的一介電層；形成一金屬線從該上表面延伸到該介電層中；形成一底部蝕刻停止層(etch?stop?layer，ESL)，此步驟包括：導入一前驅物(precursor)與一含氮的氣體到一工藝腔體中，且該底部蝕刻停止層位于該金屬線與該介電層之上且接觸該金屬線與該介電層；以及形成一頂部蝕刻停止層于該底部蝕刻停止層之上且接觸該底部蝕刻停止層，此步驟包括：連續導入該前驅物與關閉該含氮的氣體。

本發明另提供一種內連線結構的形成方法，包括以下步驟：提供一介電層；形成一金屬線從該介電層的一上表面延伸至該介電層中；形成一底部蝕刻停止層(etch?stop?layer，ESL)于該金屬線與該介電層之上且接觸該金屬線與該介電層；以及形成一頂部蝕刻停止層于該底部蝕刻停止層之上且接觸該底部蝕刻停止層，其中該頂部蝕刻停止層具有一與該底部蝕刻停止層不同的組成，且形成該底部蝕刻停止層與該頂部蝕刻停止層的步驟之間不需破真空(novacuum?break)。