[發明專利]一種集成電路結構

有效

• 申請號: 201010141707.6
• 申請日: 2010-03-29
• 公開（公告）號: CN101924088A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 李明機;李建勛;余振華;鄭心圃;古進譽
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 陳紅

1.一種集成電路結構，其特征在于，包含：

一半導體基板；

一聚亞酰胺層，位于該半導體基板之上；

一凸塊下金屬層，該凸塊下金屬層包含一第一區塊與一第二區塊，其中該第一區塊位于該聚亞酰胺層之上，該第二區塊與該聚亞酰胺層位于同一平面；以及

一第一焊接凸塊與一第二焊接凸塊，位于該凸塊下金屬層之上，該第一焊接凸塊與該第二焊接凸塊兩者的間距不超過150微米，其中該凸塊下金屬層的第一寬度為該間距的一半再加上一大于5微米的長度。

2.根據權利要求1所述的集成電路結構，其特征在于，該第一焊接凸塊與該第二焊接凸塊的凸塊高度為該間距的一半再加上一介于5微米至10微米間的長度。

3.根據權利要求1所述的集成電路結構，其特征在于，該聚亞酰胺層包含一孔洞，該孔洞具有第二寬度且該凸塊下金屬層延伸進該孔洞，其中該第二寬度介于35％的該第一寬度和50％的該第一寬度之間。

4.根據權利要求1所述的集成電路結構，其特征在于，該第一焊接凸塊與該第二焊接凸塊包含銀，且該第一焊接凸塊以及該第二焊接凸塊中銀的重量百分比均介于1％和2.2％之間。

5.根據權利要求1所述的集成電路結構，其特征在于，還包含：

多個介電層，位于該半導體基板和該凸塊下金屬層之間，其中該些介電層是由具有介電常數值介于2.5和2.9之間的極低介電常數介電材料所形成。

6.根據權利要求1所述的集成電路結構，其特征在于，還包含：

多個介電層，位于該半導體基板與該凸塊下金屬層之間，其中該些介電層是由具有介電常數值小于2.5的超低介電常數介電材料所形成。

7.根據權利要求1所述的集成電路結構，其特征在于，還包含：

一保護層，位于該聚亞酰胺層之下；以及

一金屬墊片，位于該保護層之下并透過一孔洞電性連接于該凸塊下金屬層。

8.根據權利要求1所述的集成電路結構，其特征在于，該凸塊下金屬層包含：

一種晶層；

一銅鍍層，位于該種晶層之上并接觸該種晶層，且該銅鍍層的厚度小于5微米；

一鎳鍍層，位于該銅鍍層之上并接觸該銅鍍層，且該鎳鍍層的厚度小于3微米。

9.根據權利要求1所述的集成電路結構，其特征在于，還包含：

一底部填膠，位于該第一焊接凸塊與該第二焊接凸塊之間，其中該底部填膠的玻璃轉換溫度介于攝氏85度和120度之間。

10.根據權利要求1所述的集成電路結構，其特征在于，還包含：

一封裝基板，與該第一焊接凸塊和該第二焊接凸塊連接。

11.一種集成電路結構，其特征在于，包含：

一半導體基板；

一金屬墊片，位于該半導體基板之上；

一保護層，至少部分該保護層位于該金屬墊片之上，其中該金屬墊片露出于第一孔洞；

一聚亞酰胺層，位于該保護層之上并延伸進該第一孔洞，其中該聚亞酰胺層包含第二孔洞，該第二孔洞的寬度小于40微米，且該金屬墊片露出于該第二孔洞；

一凸塊下金屬層，包含第一區塊與第二區塊，其中該第一區塊位于該第二孔洞內，該第二區塊位于該聚亞酰胺層之上，其中該凸塊下金屬層包含：

一種晶層，位于該金屬墊片之上并接觸該金屬墊片；

一銅鍍層，位于一金屬鈦層之上，且該銅鍍層的厚度小于5微米；

一鎳鍍層，位于該銅鍍層之上，且該鎳鍍層的厚度小于3微米；

一第一焊接凸塊，位于該鎳鍍層之上并接觸該鎳鍍層；以及

一第二焊接凸塊，與該第一焊接凸塊相鄰，且該第一焊接凸塊與該第二焊接凸塊兩者的間距不超過150微米，其中該凸塊下金屬層的第一寬度為該間距的一半再加上一大于5微米的長度，且該第一焊接凸塊與該第二焊接凸塊兩者的凸塊高度為該間距的一半再加上一介于5微米和10微米間的長度。

12.根據權利要求11所述的集成電路結構，其特征在于，該第二孔洞具有第二寬度，且該第二寬度介于35％的該第一寬度和50％的該第一寬度之間。

13.根據權利要求11所述的集成電路結構，其特征在于，該第一焊接凸塊與該第二焊接凸塊包含銀，且該第一焊接凸塊以及該第二焊接凸塊中銀的重量百分比均介于1％和2.2％之間。