[發明專利]具有改善的擊穿電壓的溝槽裝置及其制造方法

無效

• 申請號: 201010140319.6
• 申請日: 2010-03-25
• 公開（公告）號: CN102064174A
• 公開（公告）日: 2011-05-18
• 發明（設計）人: 莊喬舜;黃正鑫
• 申請（專利權）人: 達爾科技股份有限公司
• 主分類號: H01L27/07
• 分類號: H01L27/07;H01L21/28;H01L21/822
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 孟銳

1.一種半導體功率裝置，其包含：

溝槽式柵極，其垂直安置在半導體襯底中的溝槽內；及

溝槽式場區，其垂直安置在所述溝槽內且位于所述溝槽式柵極下方，

其中所述溝槽式場區的下部部分呈錐形以擴散電場。

2.根據權利要求1所述的裝置，其中所述溝槽式場區包括所述下部部分內的電介質層，且其中所述電介質層依從于所述溝槽的交匯于所述溝槽場區的底部處的相對凹表面。

3.根據權利要求1所述的裝置，其中所述下部部分形成三角形形狀，且其中所述三角形形狀的底部形成銳角。

4.根據權利要求1所述的裝置，其中所述下部部分包括所述下部部分的底部處的垂直細長區，

其中所述垂直細長區延伸所述下部部分以進一步擴散所述電場，且其中所述垂直細長區具有小于所述溝槽式場區的最寬部分的寬度的一半的寬度。

5.根據權利要求1所述的裝置，其中所述溝槽式場區包括第一材料及電介質層，其中所述電介質層在所述半導體襯底與所述第一材料之間，其中所述電介質層在所述溝槽的側壁上。

6.根據權利要求5所述的裝置，其中所述第一材料在所述第一材料的底部處形成比在所述溝槽的底部處形成的角度大的角度。

7.根據權利要求5所述的裝置，其中所述電介質層在所述下部部分的底部處具有比所述電介質層在所述溝槽的其它部分處的厚度大的厚度。

8.一種制造半導體功率裝置的方法，其包含：

在半導體襯底中蝕刻溝槽，所述溝槽包括呈錐形的下部部分；

在所述溝槽中生長電介質層，其中所述電介質層包括依從于所述溝槽的所述下部部分中的錐形部的錐形部；及

在所述溝槽的在所述下部部分上方的側壁上形成垂直MOSFET。

9.根據權利要求8所述的方法，其中形成所述垂直MOSFET包含移除所述溝槽的所述下部部分上方的所述電介質層及在所述溝槽的所述側壁上生長柵極氧化物。

10.根據權利要求9所述的方法，其中形成所述垂直MOSFET包含在所述溝槽的在所述下部部分上方的一部分中沉積多晶硅。

11.根據權利要求9所述的方法，其中形成所述垂直MOSFET包含在所述溝槽的頂部處在所述襯底中植入摻雜劑。

12.根據權利要求8所述的方法，其進一步包含在所述溝槽的所述下部部分中沉積第一材料，其中所述電介質層在所述第一材料與所述溝槽的所述側壁之間，且其中所述電介質層具有朝向所述溝槽的底部增加的第一厚度。

13.根據權利要求12所述的方法，其進一步包含：

于在所述下部部分上方且在所述第一材料的頂部下方的區域中移除所述電介質層的第一部分；

移除所述第一材料的一部分，以便將所述第一材料的所述頂部的深度降低到第一層面；

移除所述電介質層的第二部分，以便將所述電介質層的頂部的深度降低到第二層面；及

添加覆蓋所述第一材料的所述頂部及所述電介質層的所述頂部的第二電介質層。

14.根據權利要求8所述的方法，其中所述電介質層依從于所述溝槽的交匯于所述溝槽的底部處的相對凹表面。

15.根據權利要求8所述的方法，其中所述下部部分形成三角形形狀，且其中所述三角形形狀的底部形成銳角。

16.根據權利要求8所述的方法，其中蝕刻所述溝槽包括在所述下部部分的底部處蝕刻垂直細長區，

其中所述垂直細長區延伸所述下部部分以進一步擴散所述電場，且其中所述垂直細長區具有小于所述溝槽式場區的最寬部分的寬度的一半的寬度。

17.一種集成電路，其包含：

多個二極管，其并聯耦合，所述多個二極管中的每一二極管包含，

溝槽式柵極，其垂直安置在半導體襯底中的溝槽內；及

溝槽式場區，其垂直安置在所述溝槽內且位于所述溝槽式柵極下方，

其中所述溝槽式場區的下部部分呈錐形以擴散電場。