[發明專利]低柵極阻抗的溝槽式功率半導體結構及其制造方法

有效

• 申請號: 201010139134.3
• 申請日: 2010-03-19
• 公開（公告）號: CN102194696A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 許修文
• 申請（專利權）人: 科軒微電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78;H01L29/423
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 王月玲;武玉琴

1.一種低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，包括下列步驟：

提供一硅基材；

形成一圖案層于該硅基材的一上表面，該圖案層具有一開口以定義一柵極溝槽；

通過該圖案層蝕刻該硅基材以形成該柵極溝槽；

形成一柵極介電層至少覆蓋該柵極溝槽的內側表面；

形成一第一多晶硅結構于該柵極溝槽內；

沿著該開口的側壁形成一間隔層結構；

形成一第二多晶硅結構于該間隔層結構所定義出的空間內；以及

去除該間隔層結構與該圖案層。

2.如權利要求1所述的低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，該間隔層結構至少覆蓋部分該第一多晶硅結構的一上表面。

3.一種低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，包括下列步驟：

提供一硅基材；

形成一柵極溝槽于該硅基材內；

形成一柵極介電層至少覆蓋該柵極溝槽的內側表面；

形成一多晶硅結構于該柵極溝槽內；

形成一保護層結構于該柵極溝槽內，并且覆蓋該多晶硅結構的裸露表面；

利用濕氧化的方式，于該硅基材的上表面成長一氧化層延伸至該保護層結構下方的該多晶硅結構；以及

去除裸露于外的該氧化層。

4.如權利要求3所述的低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，該保護層結構由氮化硅所構成。

5.如權利要求3所述的低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，形成該保護層結構的步驟包括：

沿著該硅基材與該多晶硅結構的表面起伏，形成一第一保護層；

形成一第二保護層于該第一保護層上，該第二保護層填滿該柵極溝槽；以及

去除該柵極溝槽外的該第一保護層與該第二保護層。

6.如權利要求5所述的低柵極阻抗的溝槽式功率半導體結構的制造方法，其特征在于，該第一保護層由氮化硅所構成，該第二保護層由氧化硅所構成。

7.一種低柵極阻抗的溝槽式功率半導體結構，其特征在于，包括：

一硅基材；

一柵極溝槽，位于該硅基材內，并且延伸至該硅基材的一上表面；

一柵極氧化層，位于該柵極溝槽的內側表面；以及

一柵極多晶硅結構，位于該柵極溝槽內，并且具有一突出部，向上伸出該硅基材的該上表面，該突出部的側面具有一凹陷，使鄰接于柵極溝槽的該硅基材的上表面裸露于外。

8.如權利要求7所述的一低柵極阻抗的溝槽式功率半導體結構，其特征在于，該凹陷的下緣鄰接于該硅基材的該上表面。

9.如權利要求7所述的一低柵極阻抗的溝槽式功率半導體結構，其特征在于，該凹陷的上緣鄰接于該柵極多晶硅結構的一上表面。

10.如權利要求7所述的一低柵極阻抗的溝槽式功率半導體結構，其特征在于，該突出部的最大寬度大致小于該柵極溝槽的開口寬度。