[發(fā)明專利]單柵非易失性快閃存儲單元、存儲器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201010135706.0
• 申請日: 2010-03-25
• 公開（公告）號: CN102201412B
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計）人: 毛劍宏;韓鳳芹
• 申請（專利權(quán)）人: 上海麗恒光微電子科技有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李麗

1.一種單柵非易失性快閃存儲單元，包括：半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié) 構(gòu)包括襯底、位于襯底中的第一導(dǎo)電類型的摻雜阱，位于摻雜阱內(nèi)及其上的 控制柵晶體管和浮柵晶體管，其中控制柵晶體管源極和浮柵晶體管的漏極共 用，所述浮柵晶體管具有浮柵結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)上具有層間介質(zhì)層；

其特征在于，還包括：

可動開關(guān)，設(shè)置于所述浮柵結(jié)構(gòu)上方，所述可動開關(guān)對應(yīng)位置的層間介 質(zhì)層中具有暴露浮柵結(jié)構(gòu)的開口；

所述可動開關(guān)包括：支撐部件和導(dǎo)電互連部件，所述支撐部件位于所述 導(dǎo)電互連部件的外圍，且與所述層間介質(zhì)層連接，并將所述導(dǎo)電互連部件懸 置在所述開口上方，當(dāng)向所述導(dǎo)電互連部件施加電壓時，則所述導(dǎo)電互連部 件與所述浮柵結(jié)構(gòu)電連接。

2.根據(jù)權(quán)利要求1所述的單柵非易失性快閃存儲單元，其特征在于，所 述浮柵結(jié)構(gòu)包括浮柵部和浮柵延伸部；

可動開關(guān)，設(shè)置于所述浮柵延伸部上方，所述可動開關(guān)對應(yīng)位置的層間 介質(zhì)層中具有暴露浮柵延伸部的開口，所述可動開關(guān)包括：支撐部件和導(dǎo)電 互連部件，所述支撐部件連接在所述導(dǎo)電互連部件的外圍，且與所述層間介 質(zhì)層連接，所述導(dǎo)電互連部件通過所述支撐部件懸置在所述開口上方，當(dāng)向 所述導(dǎo)電互連部件施加電壓，則所述導(dǎo)電互連部件進入所述開口和所述浮柵 延伸部導(dǎo)電互連。

3.根據(jù)權(quán)利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所 述摻雜阱為N型，控制柵晶體管和浮柵晶體管均為PMOS晶體管。

4.根據(jù)權(quán)利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所 述摻雜阱為P型，控制柵晶體管和浮柵晶體管均為NMOS晶體管。

5.根據(jù)權(quán)利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所 述支撐部件為絕緣材料，所述支撐部件為分布在導(dǎo)電互連部件對稱的兩側(cè)的 引腳，且所述支撐部件和所述導(dǎo)電互連部件連接的一端位于導(dǎo)電互連部件下 方，與層間介質(zhì)層連接的一端位于層間介質(zhì)層上方。

6.根據(jù)權(quán)利要求5所述的單柵非易失性快閃存儲單元，其特征在于，所 述浮柵結(jié)構(gòu)還包括浮柵極和位于所述浮柵極上的絕緣層，所述開口包括：所 述層間介質(zhì)層中的介質(zhì)層開口，及對應(yīng)于介質(zhì)層開口中央?yún)^(qū)域的浮柵延伸部 的絕緣層中的開口，即浮柵延伸部開口；

所述浮柵延伸部開口位于所述介質(zhì)層開口的中央?yún)^(qū)域。

7.根據(jù)權(quán)利要求6所述的單柵非易失性快閃存儲單元，其特征在于，所 述導(dǎo)電互連部件對應(yīng)于所述浮柵延伸部開口的位置向浮柵延伸部一側(cè)凸出， 且所述凸出位置和所述浮柵延伸部開口位置對應(yīng)。

8.根據(jù)權(quán)利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所 述導(dǎo)電互連部件對應(yīng)于所述開口的中央?yún)^(qū)域。

9.根據(jù)權(quán)利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所 述導(dǎo)電互連部件為金屬材料。

10.一種包括陣列排列的權(quán)利要求1所述的單柵非易失性快閃存儲單元 的單柵非易失性快閃存儲器件。

11.一種單柵非易失性快閃存儲單元的制造方法，其特征在于，包括步 驟：

提供半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括襯底、位于襯底中的第一導(dǎo)電類 型的摻雜阱，位于摻雜阱及其上的控制柵晶體管和浮柵晶體管，其中控制柵 晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結(jié)構(gòu)，所述 控制柵晶體管和浮柵晶體管上具有層間介質(zhì)層；

對所述半導(dǎo)體結(jié)構(gòu)進行刻蝕，在所述浮柵結(jié)構(gòu)上的層間介質(zhì)層中形成第 一開口；

在所述第一開口中填充犧牲介質(zhì)；

在所述層間介質(zhì)層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質(zhì)；

刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質(zhì)的第二開口；

在所述犧牲介質(zhì)表面的阻擋層上形成導(dǎo)電層，所述導(dǎo)電層覆蓋所述第二 開口；

去除所述第一開口中的犧牲介質(zhì)。