[發明專利]疊柵非易失性快閃存儲單元、存儲器件及其制造方法

有效

• 申請號: 201010135700.3
• 申請日: 2010-03-25
• 公開（公告）號: CN102201411A
• 公開（公告）日: 2011-09-28
• 發明（設計）人: 毛劍宏;韓鳳芹
• 申請（專利權）人: 江蘇麗恒電子有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

1.一種疊柵非易失性快閃存儲單元，包括：半導體結構，所述半導體結構包括襯底、位于襯底中的摻雜阱，和位于摻雜阱內及其上疊柵晶體管，所述疊柵晶體管包括源極區、漏極區，位于源極區和漏極區之間的浮柵結構、覆蓋所述浮柵結構的隔離層、位于所述隔離層上的控制柵結構，所述半導體結構還包括浮柵結構在襯底上的延伸結構，即浮柵延伸結構，所述半導體結構上具有層間介質層；

其特征在于，還包括：

可動開關，設置于所述浮柵延伸結構上方，所述可動開關對應位置的層間介質層中具有暴露浮柵延伸結構的開口，所述可動開關包括：支撐部件和導電互連部件，所述支撐部件位于所述導電互連部件的外圍，且與所述層間介質層連接，并將所述導電互連部件懸置在所述開口上方，當向所述導電互連部件施加電壓時，則所述導電互連部件與所述浮柵延伸結構電連接。

2.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述浮柵延伸結構上方具有隔離層，所述層間介質層開口的位置對應的所述隔離層中具有開口。

3.根據權利要求2所述的疊柵非易失性快閃存儲單元，其特征在于，所述支撐部件為絕緣材料，所述支撐部件為分布在導電互連部件對稱的兩側的引腳，且所述支撐部件和所述導電互連部件連接的一端位于導電互連部件下方，與層間介質層連接的一端位于層間介質層上方。

4.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述摻雜阱的導電類型為N型，所述疊柵晶體管為PMOS晶體管。

5.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于所述摻雜阱的導電類型為P型，所述疊柵晶體管為NMOS晶體管。

6.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述浮柵延伸結構包括多晶硅層和位于所述多晶硅層上的絕緣層，所述開口包括：所述層間介質層中的介質層開口，及對應于介質層開口中央區域的所述絕緣層中的開口，即絕緣層開口；所述絕緣層開口位于所述介質層開口的中央區域。

7.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述導電互連部件對應于所述絕緣層開口的位置向浮柵延伸結構一側凸出。

8.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述導電互連部件對應于所述開口的中央區域。

9.根據權利要求1所述的疊柵非易失性快閃存儲單元，其特征在于，所述導電互連部件為金屬材料。

10.一種包括陣列排列的權利要求1所述的上述疊柵非易失性快閃存儲單元的疊柵非易失性快閃存儲器件。

11.一種疊柵非易失性快閃存儲單元的制造方法，其特征在于，包括步驟：

提供半導體結構，所述半導體結構包括襯底、位于襯底中的摻雜阱，和位于摻雜阱及其上的疊柵晶體管，所述疊柵晶體管包括源極區、漏極區，在源極區和漏極區之間具有浮柵結構、在浮柵結構上覆蓋有隔離層、在隔離層上具有控制柵結構，所述半導體結構還包括浮柵結構在襯底上的延伸結構，即浮柵延伸結構，所述半導體結構上具有層間介質層；

對所述半導體結構進行刻蝕，在所述浮柵延伸結構上的層間介質層中形成第一開口；

在所述第一開口中填充犧牲介質；

在所述層間介質層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質；

刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質的第二開口；

在所述犧牲介質表面的所述阻擋層上形成導電層，所述導電層覆蓋所述第二開口；

去除所述第一開口中的犧牲介質。

12.根據權利要求11所述的疊柵非易失性快閃存儲單元的制造方法，其特征在于，所述浮柵延伸結構上方具有隔離層，所述浮柵延伸結構包括多晶硅層和位于所述多晶硅層上的絕緣層，對所述半導體延伸結構進行刻蝕形成第一開口的步驟包括：

對所述層間介質層和隔離層進行刻蝕，形成介質層開口；

對所述介質層開口內的所述絕緣層進行刻蝕，在介質層開口內的絕緣層中形成開口，即絕緣層開口。

13.根據權利要求12所述的疊柵非易失性快閃存儲單元的制造方法，其特征在于，所述阻擋層位于第一開口的中央區域，所述第二開口位于第一開口的中央區域。