[發明專利]讀出放大電路

有效

• 申請號: 201010133575.2
• 申請日: 2010-03-26
• 公開（公告）號: CN101807422A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/12
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及存儲器讀取結構，具體涉及一種讀出放大器結構，屬于存儲 器技術領域。

背景技術

許多電子電路都用到讀出放大器。電性的差動讀出放大器接收兩路輸入 信號，并生成以輸入信號間關系為特征的輸出信號。隨著普通電子器件工作 電源電壓的減小，現有讀出放大電路開始遇到瓶頸。

圖1為現有讀出放大電路示意圖。如圖1所示，Ym為所選定的存儲單 元，其具有寄生電容Cb1。此時，存儲單元Ym所在行的字線壓降V_WL為高 電壓，由MOS晶體管Y1、Y2、Y3組成的選通電路導通，即選通信號YA、 YB、YC均為高壓信號，存儲單元Ym上的存儲信號被讀取。晶體管Ms和 運放I₁組成電壓控制電路，晶體管Ms的源端與晶體管M1的源端連接，晶 體管M1和晶體管M2組成一差分放大電路，流經存儲單元Ym的電流作為 該差分放大電路的輸入電流，并表現為經由晶體管M2流出的輸出電流，經 由B點與參考電流Iref進行比較，根據比較結果，輸出相應的輸出信號 DOUT。該讀出電路中，差分放大電路輸入端A點的電壓 V_A＝V_DD-Vth(m1)-Vdssat，其中，V_DD為電源電壓，V?th(m1)為晶體管M1的 閾值電壓，Vdssat為漏飽和電壓。由此可知，A點電壓即為存儲單元Ym所 處位線電壓，且該電壓受到晶體管M1閾值電壓的限制。由于存儲器的位線 要保證一定的讀出電流，因此位線電壓必須達到特定的電壓值，要使得讀出 放大電路正常工作，則A點電壓不可低于該特定電壓值，由上述分析可知， A點電壓受到晶體管M1閾值電壓的限制，隨著電源電壓的減小，這種讀出 放大電路結構嚴重限制了電源電壓的使用范圍。

為了克服這一問題，現有技術中提出了采用閾值電壓鉗制法代替高增益 反饋法來控制位線電壓的思路，從而降低晶體管閾值電壓對位線電壓的限制 作用，圖2即為改進型讀出放大電路結構圖。如圖2所示，晶體管M1和晶 體管M2組成差分放大電路201，其輸入電流源為帶隙參考電流I_BGR，通過 差分放大電流201的作用將A點的電壓轉移到B點，B點電壓即為存儲單 元所處位線電壓，流經晶體管M2的電流即為帶隙參考電流I_BGR，晶體管 M3起到位線電壓控制作用，流經晶體管M3的電流I₃＝I_Cell-I_BGR，其中，I_cell為存儲單元Ym的輸出電流，I_BGR為帶隙參考電流，即在差分放大電路201 的作用下，存儲單元Ym的帶隙電流被濾除，更為準確的讀取流經存儲單元 Ym的電流值。晶體管M4為轉換器晶體管，將流經M3的存儲單元Ym讀 取電流轉換為晶體管M5和晶體管M6組成的差分放大電路202的輸入電流， 并經由晶體管M6輸出，流經C點，與參考電流Iref進行比較，根據比較結 果，輸出相應的輸出信號DOUT。在該讀出放大電路結構中，由于晶體管 M2的電壓可小于閾值電壓，晶體管閾值電壓對電源電壓的限制作用得到一 定的緩解，然而，該結構還存在以下缺點：(1)引入了更多的自偏置電流， 使得存儲單元讀取電流增大，從而影響讀取結果的可靠性；(2)由于晶體管 M2必須工作在飽和區，B點的電壓(即位線電壓)仍然受到晶體管M2的 漏飽和電壓Vdssat的限制，隨著常規半導體器件工作電壓的進一步減小，該 電路正常工作所需的電源電壓受到限制；(3)采用閾值電壓鉗制法代替高增 益反饋法來控制位線電壓有可能會引起預充電過充現象，降低了存儲單元數 據讀取速度；(4)由于溝道長度調制效應，帶隙參考電流I_BGR不能由晶體管 M3準確的表現為晶體管M4的鏡像電流，從而影響讀取結果的可靠性。

發明內容

本發明要解決的技術問題是，提供一種讀出放大電路，克服了現有讀出 放大電路對電源電壓使用范圍的限制，使得存儲單元的工作電壓得以進一步 降低，并進一步提高讀取數據的精準性，在提高電路讀取速度，保證讀取結 果的可靠性。