[發(fā)明專利]一種實現V.24接口復用器固定轉發(fā)時延的裝置

無效

• 申請?zhí)枺?/td>: 201010132831.6
• 申請日: 2010-03-24
• 公開（公告）號: CN101834683A
• 公開（公告）日: 2010-09-15
• 發(fā)明（設計）人: 林少鋒;項凌駿;黃琦
• 申請（專利權）人: 珠海市佳訊實業(yè)有限公司
• 主分類號: H04J3/02
• 分類號: H04J3/02;H04J3/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明屬于復用器固定轉發(fā)時延技術，具體涉及一種實現V.24接口復用器固定轉發(fā)時延的裝置。

技術背景

V.24接口到成幀E1數據復用器的原理是：利用成幀E1的30個數據時隙(CAS方式)或者31個數據時隙(CCS方式)中的1～2個時隙將V.24接口的數據復用到E1傳輸鏈路上，在對端用相反的方式將V.24數據從成幀E1的時隙中取出并還原。V.24信號可以是同步信號，速率為64kbps或者128kbps，也可以是異步信號，速率為100bps到19200bps之間，可以是標準波特率或者自定義的速率。

V.24接口符合ITU-T?V.24標準，E1符合ITU-T?G.703、G.704標準。

傳統的復用器能保證V.24數據在E1線路上無誤碼傳輸，問題在于：V.24數據由64KHz或者128KHz抽樣，然后復用到E1的指定時隙，在這個過程中，V.24數據傳輸的時刻與E1幀傳輸的時刻沒有直接關系，從而導致傳輸時延不能保證。具體表現在：同型號的兩臺復用器，兩者的轉發(fā)時延不相同；同一臺復用器，每兩次上電其轉發(fā)時延也不一致，在極端情況下，轉發(fā)時延變化在125uS(一個E1幀周期)。在需要固定轉發(fā)延時的場合，傳統的復用器不能適用。

發(fā)明內容

本發(fā)明的目的在于克服現有技術的不足，提出了一種實現V.24接口復用器固定轉發(fā)時延的裝置，使從V.24到E1的傳輸時延抖動控制在1uS內，有效降低端到端的時延補償誤差，實現網內時鐘同步。

為了實現本發(fā)明的目的，采用的技術方案如下：

一種實現V.24接口復用器固定轉發(fā)時延的裝置，包含以下模塊：

PLL鎖相環(huán)倍頻/分頻模塊；

邊沿/碼型捕獲模塊；

計數器/時鐘發(fā)生器模塊一；

V.24/E1復用模塊；

E1接口模塊——NRZ碼/HDB3碼變換；

E1接口模塊——HDB3碼/NRZ碼變換；

E1時鐘/幀同步恢復模塊；

E1/V.24解復用模塊；

以及計數器/時鐘發(fā)生器模塊二。

所述PLL鎖相環(huán)倍頻/分頻模塊與外部時鐘2MHz相連，為邊沿/碼型捕獲模塊和計數器/時鐘發(fā)生器模塊一提供所需的8MHz時鐘。

所述邊沿/碼型捕獲模塊與V.24碼流相連，利用8MHz時鐘對V.24碼流邊沿進行采樣，采樣結果作為碼型同步信號觸發(fā)計數器/時鐘發(fā)生器模塊一清零。

所述計數器/時鐘發(fā)生器模塊一與PLL鎖相環(huán)倍頻/分頻模塊和邊沿/碼型捕獲模塊連接，利用8MHz時鐘產生三種內部時鐘，并利用碼型同步信號對計數器清零，達到各內部時鐘相位同步的效果。

所述V.24/E1復用模塊與V.24碼流相連，將V.24數據復用到E1的指定時隙進行傳輸。

所述E1接口模塊——NRZ碼/HDB3碼變換與V.24/E1復用模塊和計數器/時鐘發(fā)生器模塊一相連，利用E1發(fā)送時鐘4MHz和E1發(fā)送幀同步8KHz將PCM碼流的碼型從NRZ碼變換成HDB3碼，發(fā)送到E1傳輸線。

所述E1接口模塊——HDB3碼/NRZ碼變換從E1傳輸線接收數據，將HDB3碼變換成NRZ碼，完成碼型變換。

所述E1時鐘/幀同步恢復模塊與E1傳輸線相連，從E1信號產生線路恢復時鐘2MHz和線路恢復幀同步8KHz，

所述E1/V.24解復用模塊與E1接口模塊——HDB3碼/NRZ碼變換和計數器/時鐘發(fā)生器模塊二相連，利用V.24發(fā)送時鐘64KHz/128KHz從PCM碼流的指定時隙恢復出V.24數據。

所述計數器/時鐘發(fā)生器模塊二與E1時鐘/幀同步恢復模塊相連，利用線路恢復時鐘2MHz進行計數產生V.24發(fā)送時鐘64KHz/128KHz，并且利用線路恢復幀同步8KHz對計數器進行清零，使V.24發(fā)送時鐘64KHz/128KHz和線路恢復幀同步8KHz相位同步。

本發(fā)明同時要求V.24信號電平轉換(RS232<->TTL)集成電路的轉換時延小于0.2uS，避免惡化整體轉發(fā)時延指標。

本發(fā)明的技術特點體現在：V.24接口到E1接口的傳輸時延抖動控制在1uS內，有效降低端到端的時延補償誤差，實現網內時鐘同步。

附圖說明

圖1為本發(fā)明的結構示意圖；

圖2為本發(fā)明的兩臺設備對接組網應用示意圖。

具體實施方式

下面結合附圖對本發(fā)明做進一步的說明。