[發(fā)明專(zhuān)利]具有硬件定時(shí)發(fā)送功能的RS422異步串行卡及其通信方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010128723.1
• 申請(qǐng)日: 2010-03-22
• 公開(kāi)（公告）號(hào): CN101777034A
• 公開(kāi)（公告）日: 2010-07-14
• 發(fā)明（設(shè)計(jì)）人: 喬立巖;馬云彤;趙欣;劉通;付寧;彭喜元
• 申請(qǐng)（專(zhuān)利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類(lèi)號(hào): G06F13/38
• 分類(lèi)號(hào): G06F13/38;G06F13/40
• 代理公司: 哈爾濱市松花江專(zhuān)利商標(biāo)事務(wù)所 23109
• 代理人: 張宏威

1.具有硬件定時(shí)發(fā)送功能的RS422異步串行卡，其特征在于它包括RS-422電平轉(zhuǎn)換 電路(1)、FPGA(2)、總線(xiàn)控制器(3)和CPCI總線(xiàn)連接器(4)，所述FPGA(2)中固化 有接收模塊(21)、發(fā)送模塊(22)、第一定時(shí)器(23)和內(nèi)部時(shí)鐘(24)；所述RS-422電 平轉(zhuǎn)換電路(1)的串行數(shù)據(jù)輸出端連接接收模塊(21)的串行數(shù)據(jù)輸入端，接收模塊(21) 的并行數(shù)據(jù)輸出端連接總線(xiàn)控制器(3)的數(shù)據(jù)輸入端，RS-422電平轉(zhuǎn)換電路(1)的串行 數(shù)據(jù)輸入端連接發(fā)送模塊(22)的串行數(shù)據(jù)輸出端，發(fā)送模塊(22)的并行數(shù)據(jù)輸入端連 接總線(xiàn)控制器(3)的數(shù)據(jù)輸出端，總線(xiàn)控制器(3)的總線(xiàn)數(shù)據(jù)通信端連接CPCI總線(xiàn)連接 器(4)的數(shù)據(jù)通信端，所述第一定時(shí)器(23)設(shè)有內(nèi)部時(shí)鐘信號(hào)輸入端和外部時(shí)鐘信號(hào)輸 入端，且所述內(nèi)部時(shí)鐘信號(hào)輸入端連接內(nèi)部時(shí)鐘(24)的時(shí)鐘信號(hào)輸出端，第一定時(shí)器(23) 的定時(shí)信號(hào)輸出端連接發(fā)送模塊(22)的定時(shí)信號(hào)輸入端。

2.根據(jù)權(quán)利要求1所述的具有硬件定時(shí)發(fā)送功能的RS422異步串行卡，其特征在于所 述RS-422電平轉(zhuǎn)換電路(1)中設(shè)有n路RS-422電平轉(zhuǎn)換單元，所述接收模塊(21)設(shè)有 n個(gè)串行數(shù)據(jù)輸入端，發(fā)送模塊(22)設(shè)有n個(gè)串行數(shù)據(jù)輸出端；RS-422電平轉(zhuǎn)換電路(1) 的n個(gè)串行數(shù)據(jù)輸出端分別連接接收模塊(21)的n個(gè)串行數(shù)據(jù)輸入端，發(fā)送模塊(22) 的n個(gè)串行數(shù)據(jù)輸出端分別連接RS-422電平轉(zhuǎn)換電路(1)的n個(gè)串行數(shù)據(jù)輸入端；其中， n為自然數(shù)，且n大于等于1。

3.根據(jù)權(quán)利要求1或2所述的具有硬件定時(shí)發(fā)送功能的RS422異步串行卡，其特征在 于它還包括光耦電路(5)，所述光耦電路(5)串聯(lián)在RS-422電平轉(zhuǎn)換電路(1)和接收模 塊(21)之間，RS-422電平轉(zhuǎn)換電路(1)的串行數(shù)據(jù)輸出端通過(guò)光耦電路(5)連接接收 模塊(21)的串行數(shù)據(jù)輸入端，發(fā)送模塊(22)的串行數(shù)據(jù)輸出端通過(guò)光耦電路(5)連接 RS-422電平轉(zhuǎn)換電路(1)的串行數(shù)據(jù)輸入端。

4.具有硬件定時(shí)發(fā)送功能的RS422異步串行卡的通信方法，其特征在于它包括數(shù)據(jù)接 收過(guò)程和定時(shí)數(shù)據(jù)發(fā)送過(guò)程，其中，所述數(shù)據(jù)接收過(guò)程具體為：

步驟A1、RS-422電平轉(zhuǎn)換電路(1)串行接收來(lái)自外界的串行數(shù)據(jù)，將所述串行數(shù)據(jù) 進(jìn)行電平轉(zhuǎn)換后輸出給FPGA(2)；

步驟A2、FPGA(2)中的接收模塊(21)接收并保存RS-422電平轉(zhuǎn)換電路(1)輸出 的串行數(shù)據(jù)，然后判斷當(dāng)前所保存的數(shù)據(jù)量是否大于一幀：若是，執(zhí)行步驟A3；否則，執(zhí) 行步驟A4；

步驟A3、將讀請(qǐng)求標(biāo)識(shí)設(shè)置為有效，然后執(zhí)行步驟A5；

步驟A4、將讀請(qǐng)求標(biāo)識(shí)設(shè)置為無(wú)效，然后執(zhí)行步驟A5；

步驟A5、判斷當(dāng)前的讀請(qǐng)求標(biāo)識(shí)是否有效：若是，則執(zhí)行步驟A6；否則，返回執(zhí)行步 驟A2；

步驟A6、對(duì)保存的數(shù)據(jù)進(jìn)行串-并轉(zhuǎn)換，并將轉(zhuǎn)換后的并行數(shù)據(jù)通過(guò)總線(xiàn)控制器(3) 及CPCI總線(xiàn)連接器(4)發(fā)送至外部CPCI總線(xiàn)上；

所述定時(shí)數(shù)據(jù)發(fā)送過(guò)程具體為：

第一定時(shí)器(23)產(chǎn)生定時(shí)信號(hào)，并將所述定時(shí)信號(hào)發(fā)送給發(fā)送模塊(22)；總線(xiàn)控制 器(3)接收CPCI總線(xiàn)上的數(shù)據(jù)，并將接收到的數(shù)據(jù)發(fā)送給FPGA(2)中的發(fā)送模塊(22)， 當(dāng)發(fā)送模塊(22)接收到的數(shù)據(jù)是定時(shí)信號(hào)時(shí)，發(fā)送模塊(22)對(duì)接收到的來(lái)自CPCI總線(xiàn) 上的數(shù)據(jù)進(jìn)行并-串轉(zhuǎn)換，形成串行數(shù)據(jù)發(fā)送給RS-422電平轉(zhuǎn)換電路(1)，所述RS-422電 平轉(zhuǎn)換電路(1)將接收到的串行數(shù)據(jù)進(jìn)行電平轉(zhuǎn)換后發(fā)送出去。

5.根據(jù)權(quán)利要求4所述的具有硬件定時(shí)發(fā)送功能的RS422異步串行卡的通信方法，其 特征在于定時(shí)數(shù)據(jù)發(fā)送過(guò)程中所述的第一定時(shí)器(23)產(chǎn)生定時(shí)信號(hào)的具體過(guò)程為：

當(dāng)外部時(shí)鐘信號(hào)有效時(shí)，第一定時(shí)器(23)使用所述外部時(shí)鐘信號(hào)產(chǎn)生定時(shí)信號(hào)；當(dāng) 外部時(shí)鐘信號(hào)失效時(shí)，第一定時(shí)器(23)使用內(nèi)部時(shí)鐘(24)發(fā)送的時(shí)鐘信號(hào)產(chǎn)生定時(shí)信 號(hào)。