[發明專利]一種抗輻照性能增強的超陡倒摻雜MOS器件

有效

• 申請號: 201010128023.2
• 申請日: 2010-03-16
• 公開（公告）號: CN102194869A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 黃德濤;劉文;王思浩;黃如
• 申請（專利權）人: 北京大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/36;H01L21/336
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 李稚婷

技術領域

本發明涉及超深亞微米器件，特別涉及具有抗總劑量輻照特性的超陡倒摻雜結構的MOS器件，屬于集成電路領域。

背景技術

集成電路技術由于成本低、功能強大、體積小等優點已經成為推動電子信息產業及社會發展的重要動力。集成電路芯片被廣泛應用于計算機、通訊、汽車、工業控制及消費電子等領域。集成電路芯片同樣大量應用于空間技術中，空間環境應用中的集成電路受到空間輻射的影響，芯片的可靠性及壽命將受到影響。

對于超深亞微米器件而言，輻照的影響主要是在STI(淺溝槽隔離)產生的氧化物陷阱電荷導致的寄生泄漏溝道。輻照在氧化層中引入氧化物陷阱電荷，這些陷阱電荷吸引硅層中的電子形成寄生的導電溝道使器件的泄漏電流增大，導致電路靜態功耗升高及可靠性降低等退化效果，使電路速度降低甚至實效。超深亞微米器件是集成電路的基本組成單元，隨著器件溝道長度的不斷縮小，研究能夠提高超深亞微米器件抗輻照能力的方法具有重大的意義。

超陡倒摻雜結構由于能夠抑制超深亞微米器件的短溝道效應、穿通效應等而被廣泛應用于超深亞微米器件中，其結構特點在于在溝道深度方向采用逆向摻雜(即距離溝道較遠處采用高濃度摻雜，如圖2所示)。在超深亞微米器件中引入超陡倒摻雜結構可以減少源漏區域對溝道中的電荷分享，從而增強柵極對于溝道電荷的控制作用。優化設計超陡倒摻雜結構的參數可以使器件擁有優秀的特性。

超陡倒摻雜結構在改善器件的抗輻照性能(主要是減小由于輻照引起的寄生泄漏電流)方面同樣具有作用。超陡倒摻雜結構中重摻雜區域的引入可以使溝道深度方向上的電勢降落更快，從而減小了隔離氧化層中的有效電場，最終使輻照引起的陷阱電荷數量減少，使輻照引起的寄生泄漏電流減小。優化設計倒摻雜結構的參數可以提高器件的抗輻照能力，這對于提高器件在輻照下的性能有重要作用。

對于應用于空間輻照環境下的集成電路芯片而言，優化設計超深亞微米器件超陡倒摻雜結構的結構參數，在保證器件具有良好的短溝道特性的同時使其具有更好的抗輻照能力，對于提高器件的性能及可靠性具有重要的應用價值。

發明內容

本發明的目的在于提供一種超陡倒摻雜結構的超深亞微米MOS器件，減小器件總劑量輻照后的關態泄漏電流。通過參數優化設計出良好的超陡倒摻雜結構，使器件不僅能夠有效抑制短溝道效應，而且擁有優秀的抗輻照特性。

本發明在現有超深亞微米CMOS器件中采用超陡倒摻雜結構改善器件的短溝道效應的基礎上，同時考慮其對抗總劑量輻照特性的改善作用。通過優化設計倒摻雜結構參數，提高STI氧化層與襯底之間界面處的摻雜濃度，提高寄生晶體管的閾值電壓，從而減少總劑量輻照后寄生晶體管的電流，達到降低器件總劑量輻照之后關態泄露電流，提高器件抗輻照能力的目的。

本發明通過單獨改變器件的各個參數得到該參數對于器件常規特性及抗輻照特性的影響。先分別單獨考慮器件的常規特性和抗輻照特性(主要由寄生泄漏電流衡量)得到相應的參數優化結果，然后綜合考慮常規及抗輻照特性，對兩種特性的優化結果取共同的參數區域，從而得到參數優化結果。

具體的，本發明的技術方案如下：

一種超陡倒摻雜MOS器件，包括襯底、源區、漏區、柵氧化層、柵極和柵側墻，在源漏之間、溝道區的兩側為淺摻雜注入區(即LDD區)，溝道區和LDD區的下方為重摻雜區，其特征在于，所述重摻雜區的摻雜濃度為3×10¹⁸cm^-3～5×10¹⁸cm^-3，重摻雜區上界面距離溝道表面30～40納米，其下界面在源漏PN結上下20納米的區域內。

對于上述超陡倒摻雜MOS器件，如果用d1表示溝道區的厚度，用d2表示重摻雜區的厚度，則d1即為重摻雜區上界面與溝道表面的距離；d1+d2即為重摻雜區域下界面到溝道表面的距離，此距離在源漏PN結的結深±20nm范圍內，一般為60～100納米。所述重摻雜區與襯底區域，LDD區以及其他摻雜區域之間的界面上的濃度過渡，梯度越陡越好，最好是突變結。