[發明專利]帶厚柵極氧化層的多次可編程非易失性存儲器件

有效

• 申請號: 201010127719.3
• 申請日: 2007-04-20
• 公開（公告）號: CN101807580A
• 公開（公告）日: 2010-08-18
• 發明（設計）人: A·卡爾尼特斯基;M·丘奇
• 申請（專利權）人: 英特賽爾美國股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 劉佳

本申請是優先權日為2006年4月21日、優先權號為US?60/793,770、US 11/498,672、US11/508,771、中國國家申請號為200710101379.5、題為“帶 厚柵極氧化層的多次可編程非易失性存儲器件”的申請的分案申請。

優先權要求

本申請要求要求于2006年8月23日提交的美國專利申請No.11/508,771、 于2006年8月2日提交的美國專利申請11/498,672、以及于2006年4月21 日提交的美國臨時專利申請No.60/793,770的優先權。這些申請各自援引包含 于此。

技術領域

本發明的實施例涉及多次可編程(MTP)存儲器件。

背景技術

被援引包含于此的美國專利No.6,271,560教示了一種可用CMOS兼容電 壓編程的浮柵雪崩型PMOS(FAMOS)器件結構作為非易失性存儲元件的使 用。該浮柵PMOS與作為寫使能(enable)開關的NMOS晶體管串聯設置。

被援引包含于此的美國專利No.6,157,574教示了通過添加浮柵多晶硅-多 晶硅耦合電容器使得能進行擦除操作在多次可編程(MTP)模式下對可用 CMOS兼容電壓編程的FAMOS器件結構的使用。擦除操作是通過對耦合電容 器的多晶硅-2板施加負電壓脈沖來實現的。或者，擦除操作可通過對收容該浮 柵器件的n阱施加高值正電壓來實現。

被援引包含于此的美國專利No.6,137,723教示了將柵極氧化層用于p阱耦 合電容以實現擦除操作。這種方法要求額外的隔離阱(第3阱)以使(向p阱 施加的)負的單元擦除電壓與襯底(在CMOS技術中通常為p型)隔離。或 者，擦除操作可通過將高值正電壓施加于收容該浮柵器件的n阱來實現。對包 含與存取晶體管(access?transistor)串聯的FAMOS器件的n阱施加的高值正 擦除電壓被限制在低于P+N二極管的結擊穿電壓或柵極氧化層擊穿電壓 (PMOS存取器件)或P+N和N+P二極管的串聯組合的擊穿電壓(NMOS存 取器件)。這限制了將用于MTP的現有單元應用于要求低于～12V的擦除電 壓的相對較薄的(小于10nm，3.3V的I/O器件)柵極氧化層。

由于許多CMOS技術使用并將繼續使用其柵介電層厚度在10-15nm的范 圍內(要求～12V-～18V的擦除電壓)的5V的I/O器件，，因此顯然需要一 種能夠承受高值正擦除電壓的MTP器件。

發明內容

本發明的諸實施例針對多次可編程(MTP)存儲單元。根據本發明的一個 實施例，一種MTP存儲單元包括浮柵晶體管、高壓晶體管以及電容器。該浮 柵晶體管包括形成該存儲單元第一端子的源極，并包括漏極和柵極。該高壓晶 體管包括接地的源極、連接于浮柵晶體管漏極的延長的漏極、以及形成該存儲 單元第二端子的柵極。該電容器包括連接于浮柵晶體管的柵極的第一端子、以 及形成該存儲單元第三端子的第二端子。該浮柵晶體管能存儲一邏輯狀態。可 對該存儲單元的第一、第二和第三端子施加各種電壓的組合以編程、禁止編程、 讀取和擦除由該浮柵晶體管存儲的邏輯狀態。

根據特定實施例，該浮柵晶體管的柵極被形成在厚度范圍為10nm到15nm 且優選為至少12nm的柵極氧化層上。

該高壓晶體管的柵極形成在柵極氧化層上。根據本發明的一個實施例，為 了生產出高壓晶體管，高壓晶體管的延長的漏極由場氧化區或介電區與高壓晶 體管的柵極氧化層隔離。

根據本發明的一個實施例，用來存儲邏輯狀態的浮柵晶體管(也被稱為存 儲晶體管)包括位于襯底(例如p型襯底)中的第一傳導類型阱(例如n阱)、 位于該阱上的柵極氧化層以及在該氧化層上形成浮柵的多晶硅層。通過還對浮 柵摻雜多晶硅p+的離子注入在該阱中形成隔開的第二傳導類型的源極區和漏 極區(例如p+區)。在該源極區和漏極區之間形成溝道區，在該溝道區上形 成柵極氧化層，并在該柵極氧化層上形成浮柵。