[發明專利]記憶體元件及其制造方法

有效

• 申請號: 201010126770.2
• 申請日: 2010-03-09
• 公開（公告）號: CN102194823A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 黃育峰;蔡易伸;林上偉;徐妙枝;陳冠復
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

1.一種記憶體元件，其特征在于其包括：

一基底，該基底中具有多個溝渠；

一導體層，配置于該基底上且填滿該些溝渠；

一電荷儲存層，配置于該基底與該導體層之間；

多個第一摻雜區，分別配置于該些溝渠底部下方的該基底中，且具有一第一導電型；

多個第二摻雜區，分別配置于相鄰兩個溝渠之間的該基底中，且具有該第一導電型；以及

多個記憶胞摻雜區，分別配置于該些溝渠的側表面之間的該基底中，且具有一第二導電型，其中該第一導電型與該第二導電型為不同的摻雜型態。

2.根據權利要求1所述的記憶體元件，其特征在于更包括一井區，配置于該些第一摻雜區下方的該基底中，且具有該第二導電型。

3.根據權利要求1所述的記憶體元件，其特征在于其中各該第一摻雜區的寬度大于各該溝渠的寬度。

4.根據權利要求1所述的記憶體元件，其特征在于其中該些記憶胞摻雜區包括：

多個第一記憶胞摻雜區，分別配置于該些溝渠的側表面下部之間的該基底中；以及

多個第二記憶胞摻雜區，分別配置于鄰近于該些第二摻雜區底部的該基底中。

5.一種記憶體元件的制造方法，其特征在于該方法包括以下步驟：

在一基底中形成多個記憶胞摻雜區；

在該基底中形成多個側表面、多個上表面與多個下表面，而該些記憶胞摻雜區位于該些側表面之間的該基底中；

在該基底中形成多個第一摻雜區與多個第二摻雜區，該些第一摻雜區分別配置于該些下表面下方的該基底中，而該些第二摻雜區分別配置于該些上表面下方的該基底中，其中該些摻雜區具有一第一導電型，而該些記憶胞摻雜區具有一第二導電型，且該第一導電型與該第二導電型為不同的摻雜型態；

在該基底上形成一電荷儲存層；以及

在該基底上形成一導體層，該導體層覆蓋該電荷儲存層。

6.根據權利要求5所述的記憶體元件的制造方法，其特征在于其中該些記憶胞摻雜區包括：

多個第一記憶胞摻雜區，分別配置于該些側表面下部之間的該基底中；以及

多個第二記憶胞摻雜區，分別配置于鄰近于該些第二摻雜區底部的該基底中。

7.根據權利要求5所述的記憶體元件的制造方法，其特征在于更包括在形成該該些記憶胞摻雜區之前，在該基底中形成一井區，而該井區位于該些記憶胞摻雜區下方。

8.根據權利要求5所述的記憶體元件的制造方法，其特征在于其中該些側表面、該些上表面與該些下表面的形成方法包括在該基底中形成多個溝渠。

9.根據權利要求5所述的記憶體元件的制造方法，其特征在于其中各該第一摻雜區的寬度大于各該下表面的寬度。

10.一種記憶體元件，其特征在于其包括：

一基底，該基底中具有多個側表面、多個上表面與多個下表面；

一導體層，配置于該基底上；

一電荷儲存層，配置于該基底與該導體層之間；

多個第一摻雜區，分別配置于該些下表面下方的該基底中，且具有一第一導電型；

多個第二摻雜區，分別配置于該些上表面下方的該基底中，且具有該第一導電型；以及

多個記憶胞摻雜區，分別配置于該些側表面之間的該基底中，且具有一第二導電型，其中該第一導電型與該第二導電型為不同的摻雜型態。

11.根據權利要求10所述的記憶體元件，其特征在于更包括一井區，配置于該些第一摻雜區下方的該基底中，且具有該第二導電型。

12.根據權利要求10所述的記憶體元件，其特征在于其中各該第一摻雜區的寬度大于各該下表面的寬度。

13.根據權利要求10所述的記憶體元件，其特征在于其中該些記憶胞摻雜區包括：

多個第一記憶胞摻雜區，分別配置于該些側表面下部之間的該基底中；以及

多個第二記憶胞摻雜區，分別配置于鄰近于該些第二摻雜區底部的該基底中。

14.根據權利要求10所述的記憶體元件，其特征在于更包括：

一底介電層，配置于該電荷儲存層與該基底之間；以及

一頂介電層，配置于該電荷儲存層及該導體層之間。