[發明專利]一種利用SOPC實現AVS視頻解碼的裝置及方法

無效

• 申請號: 201010124657.0
• 申請日: 2010-03-16
• 公開（公告）號: CN101790093A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 王祖強;李風志;徐輝
• 申請（專利權）人: 山東大學
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/50
• 代理公司: 濟南金迪知識產權代理有限公司 37219
• 代理人: 許德山

所屬技術領域

本發明涉及一種利用SOPC實現AVS視頻解碼的裝置及方法，屬于視頻編解碼技術領域。?

背景技術

AVS標準是《信息技術先進音視頻編碼》系列標準的簡稱，它包括系統、視頻、音頻、數字版權管理等四個主要技術標準和一致性測試等支撐標準。它是我國自主提出的運動圖像壓縮標準，在較低的復雜度下實現了與國際標準相當的技術性能，但并未使用國際標準背后的大量復雜的專利。其具有特征性的核心技術包括：8×8整數變換、量化、幀內預測、1/4精度像素插值、特殊的幀間預測運動補償、二維熵編碼、去塊效應環內濾波等。AVS標準具有以下特點：一是性能高，編碼效率是MPEG-2的2倍以上，與H.264的編碼效率處于同一水平；二是復雜度低，算法復雜度比H.264明顯低，軟硬件實現成本都低于H.264；三是我國掌握主要知識產權，專利授權模式簡單，費用低。?

由于視頻編解碼技術的迅速發展以及市場對多媒體技術的需求量越來越大，國內外多家公司和機構都在從事視頻編解碼器的設計，并推出了面向各種應用領域的編解碼芯片，這些芯片的推出對AVS的商業化起到了一定的推動作用。但在已存在的支持AVS標準的解碼芯片中，真正實現商用的種類很有限。?

現有AVS解碼器的實現一般分為三類，一是軟件解碼器，二是硬件解碼器，三是采用SOC方案，利用軟硬件聯合的解碼器。對于軟件解碼器，靈活性好，但解碼速度慢，很難實現高清及更大尺寸視頻的實時解碼。對于硬件解碼器，雖然其解碼速度快，但其靈活性差，難以實現多模解碼。由于第二代視頻編解碼在算法上的復雜程度遠遠高于上一代標準，純硬件難以實現，純軟件速度又有限制，所以現有的專用芯片大都采用第三種方案。為了更好地提高速度和降低面積與功耗，在速度和面積之間做一個更好的折中，這就需要更加合理的軟硬件劃分及硬件設計的優化。?

SOPC(System-on-a-Programmable-Chip)是將整個系統裝在一片FPGA芯片內，是一種基于FPGA解決方案的SOC。由于整個系統封裝于一片內，又具有結構靈活，系統成本低的特點。FPGA是現場可編程門陣列的簡稱，是指可以進行重復編程操作的一類ASIC芯片。與一般的ASIC設計相比，它具有設計周期短、前期費用低等優點。利用IP硬核或軟核在FPGA芯片上可以比較快地實現AVS視頻的解碼?，F有AVS解碼裝置有的也采用軟硬件聯合的解碼方式，但對并行性考慮不足，且設計周期長。例如在公開號為CN101453640A、發明名稱為“一種軟硬件聯合解碼的AVS視頻解碼器”的發明專利中提及的利用數字信號處理器完成軟件解碼部分，但其硬件解碼部分并行性較差，處理速度上將大打折扣。?

發明內容

為了克服現有技術的缺陷和不足，以解決AVS視頻解碼器解碼的速度與難度問題，本發明提供了一種利用SOPC實現AVS視頻解碼的裝置及方法。?

本發明的技術方案如下：?

一種利用SOPC實現AVS視頻解碼的裝置，包括DMA控制器模塊、Nios?II微處理器模塊、SDRAM控制器模塊、視頻輸出控制器模塊和AVS協處理模塊，其特征在于Nios?II微處理器模塊通過Avalon總線分別與DMA控制器模塊、SDRAM控制器模塊、視頻輸出控制器模塊和AVS協處理模塊連接，完成軟件解碼；SDRAM控制器模塊通過Avalon總線分別與DMA?控制器模塊、視頻輸出控制器模塊和AVS協處理模塊相連接，另外又與SDRAM相連接，實現視頻數據的存取控制；視頻輸出控制器模塊通過Avalon總線與SDRAM控制器模塊相連接，另外又與視頻D/A相連接，負責輸出標準格式的視頻數據和同步信號；DMA控制器模塊通過Avalon總線與SDRAM控制器模塊和AVS協處理模塊連接，實現視頻數據在SDRAM控制器模塊與AVS協處理模塊之間的快速傳輸控制；?