[發明專利]溝槽型肖特基勢壘整流器及其制造方法

有效

• 申請號: 201010124527.7
• 申請日: 2010-03-04
• 公開（公告）號: CN101800252A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 朱袁正;葉鵬;丁磊;冷德武
• 申請（專利權）人: 無錫新潔能功率半導體有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/329
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

技術領域

本發明涉及一種肖特基勢壘整流器及其制造方法，尤其是一種溝槽型肖特 基勢壘整流器及其制造方法。

背景技術

整流器通常需要對于正向電流表現為低阻狀態，而對于反向電流時表現為 高阻狀態，從而確保整流器在正向導通工作時盡可能的降低功耗損失，在反向 耐壓時盡可能的減小漏電流。肖特基勢壘區別于PN結，是利用橫穿金屬與半導 體結間接觸面的單極性載流子來傳輸電流的；選取不同的金屬或不同的半導體 會獲得相應不同的勢壘高度，其特性是能以較低損耗流過較大的正向電流，因 此廣泛的用于整流器。

肖特基勢壘半導體器件正向導通電流的能力取決于正向導通壓降的大小， 正向導通壓降主要由金屬與半導體結間的正向壓降、半導體區域的電阻以及半 導體基板與其背面陰極金屬間的接觸電阻共同決定。在選定金屬及半導體種類 后，就需要通過盡可能的降低半導體區域電阻及半導體基板與其背面陰極金屬 的接觸電阻來降低正向導通壓降，半導體基板與其背面陰極金屬通常為歐姆接 觸，電阻較小，因而通過增加半導體層的雜質濃度，減小其厚度就能有效的降 低半導體區域的電阻，從而降低肖特基勢壘半導體器件的正向導通壓降。

然而，為了提高肖特基勢壘半導體器件的反向耐壓，減小反向漏電流，又 需要減小半導體層的雜質濃度，增加其厚度。

如上所述，肖特基勢壘半導體器件的正向導通壓降和反向漏電流存在互為 折中的關系。專利ZL02811144.3中公開了一種溝槽型肖特基整流器結構，改進 了這種的折中關系。如專利ZL02811144.3附圖3所示肖特基整流器結構，在具 有兩個相對主面的半導體基板中，其上部為低摻雜濃度的第一導電類型漂移區， 其上表面為第一主面，所述半導體基板的下部為高摻雜濃度的第一導電類型襯 底層，其下表面為第二主面，一個或多個溝槽由所述第一表面延伸進入所述第 一導電類型漂移區并由此限定出一個或多個臺面部；所述溝槽內表面生長有絕 緣層，所述溝槽內填充有第一電極，所述溝槽和臺面部上面覆蓋有第一金屬層， 第一金屬層與所述第一電極歐姆接觸，同時與所述臺面部的表面肖特基接觸， 形成一定高度的肖特基勢壘，第一金屬層成為肖特基勢壘半導體器件的陽極， 在所述第二主面表面覆蓋有第二金屬層，并與第二主面形成歐姆接觸，第二金 屬層成為肖特基勢壘半導體的陰極。由于第一導電類型漂移區內設置溝槽，當 肖特基勢壘半導體器件施加反向電壓時，相鄰溝槽間存在電荷耦合效應，最大 電場強度的位置由普通平面肖特基結構中的表面肖特基結處下移至溝槽底部附 近。肖特基結處電場強度的降低，使得反向漏電流比普通平面肖特基勢壘半導 體器件顯著減小。

然而，如專利ZL02811144.3所公開的結構，由于采用溝槽結構，且溝槽深 度延伸至輕摻雜的漂移區，因此在溝槽底部附近的電場強度會達到峰值，而且 溝槽深度的均勻性及溝槽底部的形貌都會對其附近電場產生直接影響；當溝槽 加工工藝出現波動時，器件的反向耐壓和漏電流就會出現較大波動。因此，專 利CN101114670A公開了一種改進型的溝槽肖特基勢壘半導體器件，其結構特 征是在專利ZL02811144.3所述結構的基礎上，將溝槽深度延伸至高摻雜濃度的 第一導電類型襯底層，如專利CN101114670A附圖1所示。由于溝槽伸入至高 摻雜濃度的襯底層，因此當器件施加方向電壓時，溝槽底部的耗盡層被高濃度 的襯底層所隔斷，如專利CN101114670A附圖2所示；電場因此不會在此處過 于集中增大，從而改善了專利ZL02811144.3中的不利情況。

然而，由于整流器通常需要承受較高反壓，因此通常需要選擇較厚的漂移 區來實現，例如100V的器件，其漂移區厚度通常至少會達到7微米，因此若想 溝槽深度深至襯底層，至少溝槽要刻蝕超過7微米深，而為了提高器件集成度， 溝槽的寬度又要不能過大，所以較深的深度與較窄的寬度就為溝槽刻蝕工藝帶 來了較大的實現難度，實際上很多溝槽刻蝕設備能力都會受限于此。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種溝槽型肖特基勢壘 整流器及其制造方法，其制造成本低廉、降低了肖特基整流器的反向漏電流。