[發(fā)明專利]一種專用集成電路中時(shí)鐘樹延遲時(shí)間的估計(jì)方法和系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201010117747.7
• 申請(qǐng)日: 2010-02-26
• 公開（公告）號(hào): CN102169515A
• 公開（公告）日: 2011-08-31
• 發(fā)明（設(shè)計(jì)）人: 葛亮;浦索明;徐晨;李恭瓊
• 申請(qǐng)（專利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 于靜;楊曉光

技術(shù)領(lǐng)域

本發(fā)明一般涉及集成電路設(shè)計(jì)，更具體地，涉及一種專用集成電路中時(shí)樹延遲時(shí)間和時(shí)鐘信號(hào)到達(dá)時(shí)間的估計(jì)方法和系統(tǒng)。

背景技術(shù)

在集成電路技術(shù)領(lǐng)域中，專用集成電路(ASIC)是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。

圖1示出了現(xiàn)有的專用集成電路設(shè)計(jì)的流程，在步驟S101，生成門級(jí)網(wǎng)表(Gate?Level?Netlist)，在步驟S102，進(jìn)行布局(Full?Placment)，該步驟是指確定所有的標(biāo)準(zhǔn)門單元和其他宏單位(Macro)的物理位置和朝向。在步驟S103，執(zhí)行靜態(tài)時(shí)序分析(Static?Timing?Analysis)，該步驟對(duì)于時(shí)鐘效應(yīng)的預(yù)計(jì)采用理想時(shí)鐘模型(Ideal?Clock?Model)的方式，這是因?yàn)檫@個(gè)時(shí)候，時(shí)鐘樹尚未建立起來(lái)，因而不能夠使用抽取寄生參數(shù)(Parasitics)，建立電路模型的方式來(lái)計(jì)算時(shí)鐘信號(hào)在各個(gè)節(jié)點(diǎn)的真實(shí)到達(dá)時(shí)間(Arrival?Time)，從而使得理想時(shí)鐘模型成為時(shí)鐘樹插入之前，靜態(tài)時(shí)序分析的時(shí)鐘效應(yīng)計(jì)算方式。在步驟S104，插入時(shí)鐘樹(Insert?Clock?Tree)。現(xiàn)有的時(shí)鐘樹插入過程可以手工完成，也可以由電子設(shè)計(jì)自動(dòng)化(EDA)工具來(lái)完成的，最流行的時(shí)鐘樹都采用自動(dòng)化工具來(lái)完成。其基本原理是根據(jù)各負(fù)載時(shí)序器件到時(shí)鐘源的距離，選擇合適的分組方案及緩沖器(buffer)，在適當(dāng)?shù)奈恢梅胖镁彌_器以使時(shí)鐘源到每個(gè)負(fù)載時(shí)序器件的時(shí)鐘偏差最小化。插入的由緩沖器組成的樹狀的信號(hào)中繼網(wǎng)絡(luò)被稱為時(shí)鐘樹。如果插入的時(shí)鐘樹能夠達(dá)到或者接近理想時(shí)鐘模型中的時(shí)鐘效應(yīng)預(yù)計(jì)，那么時(shí)鐘插入后的靜態(tài)時(shí)序分析結(jié)果將會(huì)足夠接近使用理想時(shí)鐘模型的分析結(jié)果。從而保持時(shí)序的收斂性，達(dá)到設(shè)計(jì)的效果。然后在步驟S105，進(jìn)行帶時(shí)鐘的時(shí)序分析以及時(shí)鐘樹調(diào)節(jié)，在步驟S106，進(jìn)行步線以及布線后時(shí)序收斂分析；最后在步驟S107，生成版圖。這樣，就完成了一個(gè)初步的設(shè)計(jì)流程。

然而，上述圖1的設(shè)計(jì)流程在現(xiàn)代超大規(guī)模專用集成電路的設(shè)計(jì)中遇到了一些問題，主要體現(xiàn)在兩個(gè)方面。

第一方面，理想時(shí)鐘模型中，總是假設(shè)在同一個(gè)時(shí)鐘樹里面的所有節(jié)點(diǎn)具有同樣(或者非常接近)的到達(dá)時(shí)間，而在實(shí)際的時(shí)鐘網(wǎng)絡(luò)中，由于各種復(fù)雜的情形，往往不可能(或者非常困難)達(dá)到這一目標(biāo)。從而使得在時(shí)鐘樹插入之后，靜態(tài)時(shí)序分析得到的結(jié)果與之前有較大差異，導(dǎo)致時(shí)序不收斂，設(shè)計(jì)失敗。這種情況下往往需要更改理想時(shí)鐘模型，并且使用更改后的模型重新進(jìn)行全布局(Full?Placement)，然后再插入時(shí)鐘樹；以增加迭代次數(shù)的代價(jià)來(lái)減小真實(shí)的時(shí)鐘效應(yīng)與理想時(shí)鐘模型的差異。通常來(lái)說(shuō)，時(shí)鐘樹插入本身就很耗時(shí)，而這樣的迭代過程更是大大延長(zhǎng)了設(shè)計(jì)周期。

另一方面，隨著專用集成電路的規(guī)模越來(lái)越大，時(shí)鐘樹插入這一工作本身也越來(lái)越耗時(shí)。對(duì)于千萬(wàn)門級(jí)的超大規(guī)模專用集成電路來(lái)講，如果采用打平(Flatten)的設(shè)計(jì)方式，時(shí)鐘樹插入的耗時(shí)往往要以天甚至周來(lái)計(jì)算；這一情況增加了發(fā)現(xiàn)問題和解決問題的時(shí)間代價(jià)。

上述兩方面的問題都會(huì)造成產(chǎn)品設(shè)計(jì)周期過長(zhǎng)，可能錯(cuò)過了有利的市場(chǎng)時(shí)機(jī)。

發(fā)明內(nèi)容

因此，需要一種方法，該方法能夠使得設(shè)計(jì)人員能夠迅速估計(jì)插入的時(shí)鐘樹和理想時(shí)鐘模型之間效應(yīng)的差異，以及由該差異引起的時(shí)序分析結(jié)果的變化，從而減少設(shè)計(jì)時(shí)間。本發(fā)明提出了的一種專用集成電路中時(shí)樹延遲時(shí)間和時(shí)鐘信號(hào)到達(dá)時(shí)間的估計(jì)方法和系統(tǒng)，使用該方法改進(jìn)的專用集成電路設(shè)計(jì)方法將審計(jì)流程從周為單位減少到天，設(shè)計(jì)人員能夠迅速發(fā)現(xiàn)問題和解決問題，因此減少了設(shè)計(jì)時(shí)間，提高了設(shè)計(jì)效率。

根據(jù)本發(fā)明的一個(gè)方面，提供了一種專用集成電路時(shí)鐘樹延遲時(shí)間的估計(jì)方法，包括，

獲得該專用集成電路中與所述時(shí)鐘樹相關(guān)的網(wǎng)表和布局；

根據(jù)與所述時(shí)鐘樹相關(guān)的網(wǎng)表，提取所述時(shí)鐘樹連接的負(fù)載時(shí)序器件的數(shù)量；

根據(jù)與所述時(shí)鐘樹相關(guān)的布局，提取所述時(shí)鐘樹連接的負(fù)載時(shí)序器件的物理分布區(qū)域面積；

根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時(shí)序器件的數(shù)量、負(fù)載時(shí)序器件的物理分布區(qū)域面積與時(shí)鐘樹延遲時(shí)間的關(guān)系，估計(jì)該時(shí)鐘樹的延遲時(shí)間。

根據(jù)本發(fā)明的另一個(gè)方面，提供了一種估計(jì)專用集成電路時(shí)鐘信號(hào)到達(dá)時(shí)間的方法，包括

獲得該專用集成電路中與所述時(shí)鐘信號(hào)相關(guān)的網(wǎng)表和布局信息；

獲得該專用集成電路中與所述時(shí)鐘信號(hào)相關(guān)的全部時(shí)鐘樹；