[發明專利]模擬-數字轉換器無效
| 申請號: | 201010116964.4 | 申請日: | 2010-02-21 |
| 公開(公告)號: | CN101814918A | 公開(公告)日: | 2010-08-25 |
| 發明(設計)人: | 小山哲弘 | 申請(專利權)人: | 恩益禧電子股份有限公司 |
| 主分類號: | H03M1/10 | 分類號: | H03M1/10 |
| 代理公司: | 中原信達知識產權代理有限責任公司 11219 | 代理人: | 孫志湧;穆德駿 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 模擬 數字 轉換器 | ||
技術領域
本發明涉及一種將模擬信號轉換為數字信號的模擬-數字轉換器。
背景技術
近年來,已經在多個領域中使用將模擬信號轉換為數字信號的模擬-數字轉換器(ADC)。圖16示出在日本專利特開No.2007-139700中公布的將電壓轉換為頻率的VF型ADC。
在圖16中,電壓-脈沖轉換器100包括輸入切換電路104;作為電壓導向單元的積分器輸出導向單元105;積分器108;第一和第二比較器112和113(窗口比較器);RS鎖存電路114;第一和第二積分器輸出誤差檢測電路116和119;OR電路120和122;第一和第二比較器連續輸出判斷電路117和118;以及作為標記輸出部件的觸發器(FF)123。
在這里,輸入切換電路104切換CS+端子和CS-端子與積分器108的正或者負輸入端子之間的連接。另外,積分器108包括差分放大器111;電阻器109,其一端被連接至差分放大器111的-端子(倒相輸入端子);以及電容器110,該電容器110被連接在差分放大器111的輸出和-端子之間。
積分器輸出導向單元105包括開關106和107,其一端分別被連接至結點106a和106b,并且其另一端被連接至基準電勢。積分器輸出導向單元105將積分器108的輸出導向第一或者第二檢測電壓的附近。
第一和第二比較器112和113對從積分器108輸出的電壓達到第一檢測電壓(1V)和高于第一檢測電壓的第二檢測電壓(2V)進行檢測。
FF?123基于第一和第二比較器112和113的比較結果輸出標記FLAG。逆變器124輸出具有與輸入電壓相對應的頻率的輸出信號CKOUT。
通過此操作,圖16中所示的電路將在CS+端子101和CS-端子102之間生成的輸入電壓轉換為脈沖。輸入切換電路104基于標記FLAG和輸出信號CKOUT切換上述連接。
另外,圖17示出在日本專利特開No.62-289016中公布的ADC。圖17中所示的ADC經由加法器201將輸入模擬電壓提供給將其轉換為輸出數字值的ADC?202。圖17中所示的ADC將來自于反饋電路203的偏移校正電壓反饋到加法器201。如果模擬電壓沒有包含超過預定電平的殘留噪聲,那么抖動被從抖動生成電路204提供到加法器201,從而給輸入模擬電壓添加了噪聲。反饋電路203基于輸出數字值將校正電壓提供給加法器201,使得除了輸出數字值的特定輸出代碼之外,出現上下代碼的可能性相等。這校正了輸入模擬電壓的特定電平和與該特定電平相對應的輸出數字值的特定代碼之間的偏移誤差。
然而,如果在日本專利特開No.2007-139700中公布的模擬-數字轉換器的積分器108中存在偏移,那么該偏移被添加到輸入信號中并且被通過積分器積分。為此,存在如下的問題,因為在模擬-數字轉換器中出現死區,從而減少模擬-數字轉換器的精確度。尤其地,輸入信號的絕對值越小,偏移的影響就越大。
此外,在日本專利特開No.62-289016中公布的模擬-數字轉換器使用抖動以自動地校正AD轉換結果的偏移誤差。然而,對在日本專利特開No.62-289016中公布的模擬-數字轉換器來說,當輸入信號具有小的絕對值時很難提高AD轉換精確度。
發明內容
根據本發明的模擬-數字轉換器包括:抖動生成電路,該抖動生成電路生成抖動;輸入極性切換單元,該輸入極性切換單元輸入具有抖動的輸入信號,并且切換具有抖動的輸入信號的極性;積分器,該積分器對從輸入極性切換單元輸出的具有抖動的輸入信號進行積分;積分器輸出調節器電路,該積分器輸出調節器電路調節積分器的輸出電壓;窗口比較器,該窗口比較器包括高壓側比較器和低壓側比較器,其中,所述高壓側比較器具有第一基準電壓和比第一基準電壓高的第二基準電壓,所述低壓側比較器具有第三基準電壓和比第三基準電壓低的第四基準電壓,并且所述窗口比較器將積分器的輸出電壓與第一至第四基準電壓進行比較;控制電路,該控制電路使用窗口比較器的比較結果以控制輸入極性切換單元、積分器輸出調節器電路、以及窗口比較器,并且生成數字信號。控制電路進行控制,使得當積分器的輸出電壓達到第一基準電壓或者第三基準電壓時,時鐘信號被反轉,并且當積分器的輸出電壓達到第二基準電壓或者第四基準電壓時,符號被反轉,并且基于時鐘信號和所述符號來生成計數值。以在其中對數字信號進行讀取的周期是抖動的一個周期的整數倍,并且在抖動的一個周期的第一個半周期中生成計數值的次數不同于在抖動的一個周期的第二個半周期中生成計數值的次數的方式,抖動生成電路生成抖動。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于恩益禧電子股份有限公司,未經恩益禧電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010116964.4/2.html,轉載請聲明來源鉆瓜專利網。





