[發(fā)明專利]印刷電路板及其差分線布線方法無效
| 申請?zhí)枺?/td> | 201010114963.6 | 申請日: | 2010-02-26 |
| 公開(公告)號: | CN102170746A | 公開(公告)日: | 2011-08-31 |
| 發(fā)明(設(shè)計)人: | 歐光峰 | 申請(專利權(quán))人: | 鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司 |
| 主分類號: | H05K1/02 | 分類號: | H05K1/02;H05K1/11 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 518109 廣東省深圳市*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 印刷 電路板 及其 差分線 布線 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種印刷電路板及用于該印刷電路板上的差分線布線方法。
背景技術(shù)
在布線設(shè)計中,由于電子元件的兩個引腳或兩個焊盤不可能在同一個位置,而且引腳或焊盤附近也沒有足夠的空間來進(jìn)行并行布線,所以導(dǎo)致兩根差分線引腳或焊盤附近的不并行,稱為非并行段。并且非并行段在布線時往往總是不等。而現(xiàn)有設(shè)計中只考慮兩條差分線的總長相等,但是忽略了非并行段長度不相等的問題。這就使得差分信號在經(jīng)過長度不同的非并行段進(jìn)入并行段時,不能同時進(jìn)入并行段,從而導(dǎo)致差分信號在進(jìn)入并行段后傳輸不完全同步。當(dāng)差分信號的頻率越來越高時,這種不完全同步就會越來越明顯的影響差分信號的抗干擾能力。
發(fā)明內(nèi)容
有鑒于此,有必要提供一種可以提高差分信號傳輸同步性的電路板及差分線布線方法。
一種印刷電路板,其包括固定于所述印刷電路板上的多個電子元件及連接于多個電子元件之間的差分線對,所述差分線對包括第一差分線及第二差分線,所述各差分線均包括并行段及與并行段連接的非并行段,所述非并行段與電子元件電性連接,所述兩個差分線的并行段的長度相等。所述第一差分線包括補(bǔ)償段,所述補(bǔ)償段連接于該第一差分線的非并行段及電子元件之間,所述補(bǔ)償段與第一差分線的非并行段長度之和等于第二差分線的非并行段的長度。
一種印刷電路板,其包括固定于所述印刷電路板上的多個電子元件及連接于多個電子元件之間的差分線對,所述電子元件是封裝結(jié)構(gòu),所述差分線對包括第一差分線及第二差分線,所述各差分線均包括并行段及與并行段連接的非并行段,所述非并行段與電子元件電性連接,所述兩個差分線的并行段的長度相等。所述第一差分線包括補(bǔ)償段,所述補(bǔ)償段連接于該第一差分線的非并行段及電子元件之間,所述電子元件包括封裝內(nèi)與各差分線電性連接的導(dǎo)線,所述封裝內(nèi)與所述第一差分線連接的導(dǎo)線的長度、所述補(bǔ)償段的長度及第一差分線的非并行段長度之和等于所述封裝內(nèi)與所述第二差分線連接的導(dǎo)線的長度及第二差分線的非并行段長度之和。
一種差分線布線方法,其用于布設(shè)連接于電子元件之間的差分線對,所述電子元件是封裝結(jié)構(gòu),所述差分線對包括第一差分線及第二差分線,所述各差分線均包括并行段及與并行段連接的非并行段,所述非并行段與電子元件電性連接。所述布線方法包括以下步驟:布設(shè)非并行段;在所述第一差分線的非并行段與電子元件之間增加補(bǔ)償段,所述補(bǔ)償段與第一差分線的非并行段長度之和等于第二差分線的非并行段的長度;布設(shè)并行段;調(diào)整兩個差分線的總長度,使兩個差分線的總長度滿足使用要求。
一種差分線布線方法,其用于布設(shè)連接于電子元件之間的差分線對,所述差分線對包括第一差分線及第二差分線,所述各差分線均包括并行段及與并行段連接的非并行段,所述非并行段與電子元件電性連接,所述電子元件包括封裝內(nèi)與各差分線電性連接的導(dǎo)線,所述布線方法包括以下步驟:布設(shè)非并行段;在所述第一差分線的非并行段與電子元件之間增加補(bǔ)償段,所述封裝內(nèi)與所述第一差分線連接的導(dǎo)線的長度、所述補(bǔ)償段的長度及第一差分線的非并行段長度之和等于所述封裝內(nèi)與所述第二差分線連接的導(dǎo)線的長度及第二差分線的非并行段長度之和;布設(shè)并行段;調(diào)整兩個差分線的總長度,使兩個差分線的總長度滿足使用要求。
本發(fā)明提供的印刷電路板由于在非并行段設(shè)置補(bǔ)償段,從而可以保證兩個差分線上的差分信號同時進(jìn)入并行段,提高差分信號在差分線中傳輸?shù)耐叫裕沟貌罘中盘栐趥鬏斨懈鼫?zhǔn)確的耦合,提高其在傳輸過程中的抗干擾能力。
附圖說明
圖1為先前技術(shù)中不包括補(bǔ)償段的電路板示意圖。
圖2為本發(fā)明實(shí)施方式提供的包括補(bǔ)償段的電路板示意圖。
主要元件符號說明
電路板????????????????????100
電子元件??????????????????200
第一引腳??????????????????210
第二引腳??????????????????220
差分線對??????????????????300
第一差分線????????????????310
第一并行段????????????????311
第一彎折段????????????????311a
第一非并行段??????????????312
第二差分線????????????????320
第二并行段????????????????321
第二彎折段????????????????321a
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司,未經(jīng)鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010114963.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





