[發明專利]金屬塞及其制造方法有效
| 申請號: | 201010108875.5 | 申請日: | 2010-02-11 |
| 公開(公告)號: | CN102157493A | 公開(公告)日: | 2011-08-17 |
| 發明(設計)人: | 肖勝安 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L23/532 | 分類號: | H01L23/532;H01L21/768;H01L29/78;H01L21/336 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 及其 制造 方法 | ||
技術領域
本發明涉及半導體集成電路制造領域,特別是涉及一種金屬塞,本發明還涉及該金屬塞的制造方法。
背景技術
射頻橫向擴散金屬氧化物半導體(RFLDMOS)是一種有很好的市場的器件。特別是隨著通信技術的廣泛應用,它做為一種新型功率器件將得到越來越多的重視。
如圖1所示,為現有RFLDMOS的基本結構:采用摻高濃度P型雜質的襯底即P+襯底,所述P+襯底的電阻率的范圍為0.01歐姆·厘米~0.02歐姆·厘米;在所述P+襯底上根據器件耐壓的要求不同成長不同厚度和摻雜濃度的P型外延層,例如對于耐壓為60伏的器件,所述P型外延層的厚度為5微米~8微米;利用離子注入和擴散工藝形成P+下沉層(P+SINKER);形成P阱,柵氧層和柵;N-漂移區,N+源區和N+漏區,并形成表面電極即源極、漏極和柵極;最后在對所述P+襯底背面進行減薄后淀積背面金屬,該背面金屬通過所述P+襯底、P+下沉層與源極相連。
由上可知,現有RFLDMOS的結構是采用擴散工藝形成所述P+下沉層,該擴散工藝中的橫向擴散會使得器件的面積難以縮小;并且形成的所述P+下沉層電阻較高,這也影響了器件的性能,特別是器件的工作頻率。為解決上述問題,有一種改進辦法是采用P+多晶硅來制作所述P+下層,但是采用P+多晶硅雖然在上述兩方面特性都有改善,但它有兩方面的問題:一是P+多晶硅工藝由于工藝控制問題并沒有普遍應用,其工藝的成熟度仍有問題;二是采用它之后擴散問題仍然存在,電阻仍較高。
發明內容
本發明所要解決的技術問題是提供一種金屬塞,能用作RFLDMOS器件的下沉層,減小器件的電阻和尺寸、并能提高器件的頻率特性以及易于與現有工藝集成;為此本發明還提供了該金屬塞的制造方法。
為解決上述技術問題,本發明提供的金屬塞形成于硅襯底的溝槽中,用以在所述硅襯底中需要電學連接的部分與所述硅襯底表面上的金屬間實現電學連接。
所述金屬塞由金屬硅化物與摻雜多晶硅或摻雜無定形硅的組合而成,所述金屬硅化物形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上。
或者,所述金屬塞由金屬硅化物與金屬的組合而成,所述金屬硅化物形成于所述溝槽底部、所述金屬形成于所述金屬硅化物上。
或者,所述金屬塞由金屬與摻雜多晶硅或摻雜無定形硅的組合而成,所述金屬形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上。
或者,所述金屬塞由一種金屬組成。
更進一步的改進是,所述金屬塞在溝槽側壁方向通過一介質層實現與所述硅襯底的相應部分的隔離,在底部方向實現與所述硅襯底上需電學連接部分的互聯。
更進一步的改進是,所述金屬硅化物為鈦硅合金、或鈷硅合金、或鈮硅合金、或鉬硅合金。所述金屬為鎢、鎢硅、或鈦、或氮化鈦、或鋁、或銅、或上述金屬的組合。所述摻雜多晶硅或摻雜無定形硅的雜質為P型、或N型。
為解決上述技術問題,本發明提供的一種金屬塞的制造方法,包含以下步驟:
步驟一、在硅襯底上依次生長第一層介質一和第二層介質二,利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形;
步驟二、在所述溝槽的底部和側壁形成第三層介質一,在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二;
步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉,保持所述溝槽側壁的第四層介質二存在;
步驟四、將所述溝槽底部的第三層介質一去掉;
步驟五、將所述第四層介質二和所述第二層介質二全部去掉,得到所述溝槽底部沒有介質層,所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構;
步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬;
步驟七、在所述溝槽底部形成金屬硅化物合金;并將所述溝槽側壁、所述硅襯底表面的介質一上的所述金屬刻蝕掉;
步驟八、在所述溝槽和所述硅襯底表面淀積摻雜多晶硅或摻雜無定形硅;
步驟九、利用反刻或化學機械研磨將所述硅襯底表面的摻雜多晶硅或摻雜無定形硅去掉。
本發明提供的第二種金屬塞的制造方法,包含以下步驟:
步驟一、在硅襯底上依次生長第一層介質一和第二層介質二,利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形;
步驟二、在所述溝槽的底部和側壁形成第三層介質一,在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二;
步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉,保持所述溝槽側壁的第四層介質二存在;
步驟四、將所述溝槽底部的第三層介質一去掉;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010108875.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:三維系統級封裝結構
- 下一篇:冷卻散熱系統及其冷卻裝置





