[發明專利]非易失性半導體存儲裝置及執行校驗寫入操作的方法

有效

• 申請號: 201010108132.8
• 申請日: 2010-01-29
• 公開（公告）號: CN101800076A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 椎本恒則;北川真;對馬朋人
• 申請（專利權）人: 索尼公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;許向華

1.一種非易失性半導體存儲裝置，包括：

多個存儲單元；以及

驅動器電路，其被配置成以周期執行校驗寫入操作，包括：從所述多 個存儲單元的陣列中選擇用于構成寫入單元單位的預定數量的存儲單元； 將數據集體地寫入所述預定數量的存儲單元；以及校驗寫入的數據，所述 驅動器電路還重復地執行所述校驗寫入操作，直到所述寫入單元單位內的 所有存儲單元都通過了校驗為止；

其中，利用從所述多個存儲單元的陣列中選擇的多個所述寫入單元單 位，所述驅動器電路在未通過校驗的存儲單元上，按照向一個寫入單元單 位寫入數據比向另一個寫入單元單位寫入數據晚至少一個周期開始的方 式，同時地執行多個所述校驗寫入操作。

2.根據權利要求1所述的非易失性半導體存儲裝置，其中，給定所 述多個所述寫入單元單位，所述驅動器電路最大化首先要寫入數據的寫入 單元單位中的存儲單元數量，所述驅動器電路還使各寫入單元單位中的存 儲單元數量變化，對所述各寫入單元單位的數據的寫入以逐漸延遲的方式 開始。

3.根據權利要求2所述的非易失性半導體存儲裝置，其中，所述驅 動器電路按照所述校驗寫入操作在一個周期中同時執行的存儲單元的數 量不超過首先寫入數據的寫入單元單位中最大存儲單元數量的方式，控制 各寫入單元單位中的存儲單元數量。

4.根據權利要求3所述的非易失性半導體存儲裝置，其中，數據的 寫入比所述另一個寫入單元單位晚至少一個周期開始的所述一個寫入單 元單位具有在所述多個存儲單元的陣列內與所述另一個寫入單元單位的 地址連續的地址。

5.根據權利要求4所述的非易失性半導體存儲裝置，其中，所述多 個存儲單元各自按照使阻抗值根據施加的電壓而變化的存儲元件和存取 晶體管串聯在第一公共線和第二公共線之間的方式來形成。

6.根據權利要求1所述的非易失性半導體存儲裝置，其中，數據的 寫入比所述另一個寫入單元單位晚至少一個周期開始的所述一個寫入單 元單位具有在所述多個存儲單元的陣列內與所述另一個寫入單元單位的 地址連續的地址。

7.根據權利要求6所述的非易失性半導體存儲裝置，其中，所述多 個存儲單元各自按照使阻抗值根據施加的電壓而變化的存儲元件和存取 晶體管串聯在第一公共線和第二公共線之間的方式來形成。

8.根據權利要求1所述的非易失性半導體存儲裝置，其中，所述存 儲單元是阻抗可變型存儲單元。

9.一種在非易失性半導體存儲裝置上執行校驗寫入操作的方法，所 述方法包括下述步驟：

以周期執行所述校驗寫入操作，包括：從多個存儲單元的陣列中選擇 用于構成寫入單元單位的預定數量的存儲單元；將數據集體地寫入所述預 定數量的存儲單元；以及校驗寫入的數據，所述校驗寫入操作還被重復地 執行，直到所述寫入單元單位內的所有存儲單元都通過了校驗為止；

其中，利用從所述多個存儲單元的陣列中選擇的多個所述寫入單元單 位，在未通過校驗的存儲單元上，按照向一個寫入單元單位寫入數據比向 另一個寫入單元單位寫入數據晚至少一個周期開始的方式，同時地執行多 個所述校驗寫入操作。

10.根據權利要求9所述的在非易失性半導體存儲裝置上執行校驗 寫入操作的方法，其中，所述存儲單元是阻抗可變型存儲單元。