[發明專利]用于可變布局收縮的系統方法

在審

• 申請號: 201010106525.5
• 申請日: 2010-01-28
• 公開（公告）號: CN101794333A
• 公開（公告）日: 2010-08-04
• 發明（設計）人: 許夫杰;劉潮權;魯立忠;鄭儀侃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

本申請要求于2009年1月30日提交的名為“Systematic?Method?forVariable?Layout?Shrink”的美國臨時申請第61/148,822號的優先權，其全部內容結合于此作為參考。

技術領域

本發明總的來說涉及集成電路，更具體地，涉及用于收縮(shrink)集成電路的布局的方法。

背景技術

為了結合更多功能以及實現更好的性能和更少的成本，形成具有越來越小尺寸的集成電路。為了實現更小的尺寸，可以根據減小規模的設計規則來重新設計電路。從而，不僅可以確保能夠制造具有更小規模的設計，而且還可以確保具有更小規模的電路能夠滿足設計規格。

然而，重新設計更小尺寸的電路成本很高。由于傳統電路已經被設計成具有更大尺寸(規模)，所以已經研究除了費用低廉的方法來收縮傳統電路的布局，其中，用于制造集成電路的所有掩膜被收縮相同百分比。相對容易驗證是否可以制造收縮電路，例如，如果制造更小規模的集成電路，集成電路中的兩個相鄰部件是否將被縮短。然而，收縮后的電路是否能夠滿足設計規格(例如，定時要求、驅動電流要求等)還存在疑問。

通常，為了收縮電路，目標收縮百分比被預先確定，然后確定收縮的可行性。可行性包括：是否可以制造收縮電路以及收縮電路是否可以滿足設計規格。如果確定收縮電路不能滿足設計規格，則制造者必須將電路返回給客戶進行重新設計，如前所述，這將導致增加設計成本。從而，需要一種用于克服現有技術中的上述缺陷的方法。

發明內容

根據本發明的一個方面，一種用于集成電路設計的方法包括：提供集成電路的布局；確定集成電路的關鍵參數；確定關鍵參數的目標值；使用第一收縮百分比執行布局的第一收縮，以生成收縮布局。通過從收縮布局生成關鍵參數的值來估計收縮布局。找到不滿足目標值中的相應目標值的一部分值。提供用于調整收縮布局的制造處理的指南，使得關鍵參數的一部分滿足目標值中的相應目標值。

根據本發明的另一方面，一種用于集成電路設計的方法包括：提供集成電路的布局；確定集成電路的關鍵參數；確定關鍵參數的設計規格；使用收縮百分比執行布局的收縮，以生成收縮布局；通過從收縮布局生成關鍵參數的值來估計收縮布局；以及確定集成電路的最大收縮百分比。

根據本發明的又一方面，一種用于集成電路設計的方法包括：提供集成電路的布局；確定集成電路的關鍵參數；確定關鍵參數的設計規格；以及確定相互不同的多個候選收縮百分比。對于多個候選收縮百分比中的每一個，執行多個步驟，其中，這些步驟包括：使用多個候選收縮百分比中的每一個執行布局的收縮，以生成收縮布局；通過從收縮布局生成關鍵參數的值，來估計收縮布局；找到不滿足設計規格中的相應設計規格的一部分關鍵參數；以及確定用于調整收縮布局的制造處理的指南，其中，指南選自基本包括全局調整和局部調整的組。

本發明的有益特征包括降低的設計成本。此外，可以在不影響集成電路的性能的情況下，實現精確調整的最大收縮百分比。

附圖說明

為了更好地理解本發明及其優點，現在結合附圖進行以下描述作為參考，其中：

圖1示出了實施例的流程圖。

具體實施方式

現在將詳細描述實施例的制造和使用。然而，應該想到，本發明提供了可以在多種特定上下文中具體化的多種可應用發明思想。所述的特定實施例僅表示制造和使用本發明的特定方法，但是不限制本發明的范圍。

圖1示出了實施例的典型流程圖。在設計處理中，對于特定集成電路制造技術(例如，45nm技術)，提供了一組設計規則(框10)。然后，根據設計規則來設計集成電路(框12)，其中，相應的集成電路設計包括集成電路的布局(以下被稱為原始布局)。然后，可以制造集成電路(框14)。

如果需要使用具有比設計集成電路的原始技術更小規模的技術來制造集成電路，則可以執行收縮處理以收縮集成電路的布局。從而，本發明的實施例不僅提供在執行收縮之后確定收縮布局是否能夠滿足設計規格(目標值)的處理，而且還可以提供關于如何實現設計規格的制造指南，這將在隨后的段落中詳細描述。