[發明專利]基于FPGA平臺和演化硬件的圖像加解密系統及其方法

有效

• 申請號: 201010103572.4
• 申請日: 2010-01-27
• 公開（公告）號: CN101783924A
• 公開（公告）日: 2010-07-21
• 發明（設計）人: 王瓏;李元香;王峰;劉海峰;危明
• 申請（專利權）人: 武漢大學
• 主分類號: H04N7/16
• 分類號: H04N7/16;H04N7/24
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 張火春

1.一種基于FPGA平臺和演化硬件的圖像加解密系統，所述FPGA平臺包括PLB總 線、OPB總線和作為處理器的PowerPC，PowerPC連接到PLB總線，PLB總線與OPB 總線通過總線橋連接；其特征是：在FPGA平臺中設置以下各部分，

與OPB總線連接的硬件IP核，包括可配置胚胎電路IP核，用于產生加密規則和解 密規則；細胞自動機圖像加密IP核，用于根據可配置胚胎電路IP核所提供加密規則對圖 像數據加密；細胞自動機圖像解密IP核，用于根據可配置胚胎電路IP核所提供解密規則 對圖像數據解密；功能選擇IP核，用于決定使用細胞自動機圖像加密IP核或細胞自動機 圖像解密IP核處理圖像數據；

在PowerPC上實現的遺傳算法模塊和中央控制模塊，遺傳算法模塊用于演化求解可 配置胚胎電路IP核的配置串，中央控制模塊用于協同硬件IP核實現對圖像數據加密或解 密；

與OPB總線連接的非易失性存儲器，用于存儲圖像數據；

所述可配置胚胎電路IP核中的可配置胚胎電路由8行8列基本邏輯單元構成，每個 基本邏輯單元有三輸入一輸出，每個輸入從前一列的基本邏輯單元的輸出中選擇一個， 具體選擇由配置串決定；每個基本邏輯單元的功能由基本邏輯單元的函數決定，函數類 型由配置串決定；

可配置胚胎電路IP核的輸入包括原文數據項和遺傳算法模塊所提供配置串，輸出為 密文數據項；

同一配置串對應的加密規則和解密規則相同，由配置串生成加密規則或解密規則的 方式為，設加密或解密的半徑為r，則原文數據項為2r+1位，密文數據項為1位，生成 過程包括以下步驟，

步驟2.1，用一個配置串配置可配置胚胎電路IP核中的可配置胚胎電路；

步驟2.2，依次以0到2^2r+1-1之間的數作為原文數據項，計算密文數據項；

步驟2.3，全部2^2r+1個原文數據項的密文數據項計算完畢后，將2^2r+1個密文數據項 從高到低依次排列，所組成的二進制串就構成了該配置串對應的加密規則或解密規則。

2.如權利要求1所述的圖像加解密系統，其特征是：所述可配置胚胎電路IP核所 包含的8行8列基本邏輯單元，在列內是并行執行，在列間是串行執行。

3.如權利要求1所述的圖像加解密系統，其特征是：所述細胞自動機圖像加密IP 核采用細胞自動機反向迭代加密技術中的正向循環移位加密方式實現加密，包括原文寄 存器、開始信號寄存器、規則寄存器、結果寄存器和完成信號寄存器；細胞自動機圖像 加密IP核的輸入為待加密的圖像數據和加密規則，輸出為對圖像數據的加密結果。

4.如權利要求1所述的圖像加解密系統，其特征是：所述細胞自動機圖像解密IP核 采用細胞自動機反向迭代加密技術中的逆向循環移位解密方式實現解密，包括原文寄存 器、開始信號寄存器、規則寄存器、結果寄存器和完成信號寄存器；細胞自動機圖像解 密IP核的輸入為待解密的圖像數據和解密規則，輸出為對圖像數據的解密結果。

5.如權利要求1所述的圖像加解密系統，其特征是：所述功能選擇IP核至少包含 一個有功能選擇位的寄存器，功能選擇位如果為“真”表示要求系統進行加密，如果為“假” 則要求系統執行解密。