[發明專利]電荷俘獲非揮發半導體存儲器及其制造方法

有效

• 申請號: 201010103437.X
• 申請日: 2010-01-29
• 公開（公告）號: CN101800251A
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 吳東平;張世理
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/792
• 分類號: H01L29/792;H01L21/336
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及一種非揮發存儲器，尤其涉及一種電荷俘獲非揮發半導體存 儲器及其制備方法。

背景技術

非揮發存儲器(Non-volatile?memory)由于具有低功耗、小體積、高密度、 可重復擦寫等特性，在移動通信、數據終端、多媒體、消費類電子及國防電 子裝備等領域具有廣泛的應用。

非揮發存儲器主要包括浮柵(Floating?Gate)非揮發半導體存儲器和電荷 俘獲(Charge?Trapping)非揮發半導體存儲器。浮柵非揮發半導體存儲器是利用 多晶硅形成浮柵，并且電荷存儲在浮柵中，因此如果上述多晶硅中存在任何 缺陷，則電荷保留時間將顯著降低。相反，電荷俘獲非揮發半導體存儲器是 使用氮化物層代替上述多晶硅，電荷存儲在氮化物層中，因此對缺陷的敏感 性相對較低。此外，相較于浮柵非揮發半導體存儲器，電荷俘獲非揮發半導 體存儲器具有更好的可縮微性。另外，電荷俘獲非揮發半導體存儲器還具有 分立的存儲介質、較薄有隧穿氧化層、良好的數據保持特性以及完全與微電 子工藝兼容等優點。因此，目前電荷俘獲非揮發半導體存儲器被認為在30 納米以下將逐漸取代浮柵非揮發半導體存儲器。

一般而言，電荷俘獲非揮發半導體存儲器的編程和擦除技術來源于溝道 熱電子發射(Channel?Hot-Election?Injection)與溝道熱空穴發射(Channel? Hot-Hole?Injection)。電荷俘獲非揮發半導體存儲器的編程(Program)是通過傳 統的溝道熱電子發射在漏端附近完成的，而擦除(Erase)則是通過溝道熱空穴 發射在漏端附近完成的。目前，電荷俘獲非揮發半導體存儲器的源極和漏極 同為P-N結結構。

然而隨著器件的尺寸越來越小，上述電荷俘獲非揮發半導體存儲器的溝 道長度也相應不斷地縮短。為了產生充足的漏端熱空穴注入，源極和漏極同 為P-N結結構這一特征導致編程電壓很難被縮小，熱電子注入效率低，編程 速度慢，功耗較大。

發明內容

針對上述電荷俘獲非揮發半導體存儲器存在的問題，有必要提供一種編 程電壓低、編程速度快、功耗較低及可靠性較高的電荷俘獲非揮發半導體存 儲器。

同時，也有必要提供一種上述非揮發半導體存儲器制備方法。

一種電荷俘獲非揮發半導體存儲器，其包括一半導體襯底、一源極區域、 一漏極區域、依次形成在所述半導體襯底上的一隧道絕緣層、一電荷俘獲層、 一阻擋絕緣層和一柵電極。所述漏極區域包括P-N結，所述源極區域包括金 屬鈦、鈷、鎳、鉑中任意一種或者其混合物與半導體襯底形成的金屬半導體 結。

優選地，所述電荷俘獲非揮發半導體存儲器進一步包括一形成在所述柵 電極上的第一金屬層。

優選地，所述電荷俘獲非揮發半導體存儲器進一步包括一形成在所述第 一金屬層上的硬掩膜層。

優選地，所述半導體襯底具有一漏極區域及一源極區域，所述隧道絕緣 層、電荷俘獲層、阻擋絕緣層、柵電極、第一金屬層及硬掩膜層依次形成在 上述半導體襯底上除上述源極區域和上述漏極區域以外的區域。

優選地，所述電荷俘獲非揮發半導體存儲器進一步包括側墻，所述半導 體襯底上對應上述漏極區域和上述源極區域的空間分別形成第一開口及第二 開口，所述側墻分別形成在上述兩個開口內，并且分別位于上述隧道絕緣層 至硬掩膜層的側邊。

優選地，所述第一金屬層是金屬鎢層或者金屬硅化鎢層。

一種電荷俘獲非揮發半導體存儲器的制造方法，其包括如下步驟：提供 一半導體襯底，在所述半導體襯底上依次形成一隧道絕緣層、一電荷俘獲層、 一阻擋絕緣層、一柵電極、一第一金屬層及一硬掩膜層；依次刻蝕所述硬掩 膜層、所述第一金屬層、所述柵電極、所述阻擋絕緣層、所述電荷俘獲層及 所述隧道絕緣層，形成對應于漏極區域的第一開口及一對應于源極區域的第 二開口，所述兩個開口都暴露出所述半導體襯底；形成一第一介質層，刻蝕 所述第一介質層并保留所述第二開口內的第一介質層；向所述半導體襯底中 注入離子，使漏極區域形成P-N結；去除剩余第一介質層，形成側墻，所述 側墻分別位于上述第一、第二開口內，并且位于所述隧道絕緣層至硬掩膜層 的兩側；形成一第二金屬層，所述第二金屬層包括金屬鈦層、鈷層、鎳層、 鉑層中任意一種或者其混合物并與半導體襯底反應，使源極區域形成相應的 金屬半導體結。