[發明專利]多金屬鎢柵極刻蝕方法

無效

• 申請號: 201010102341.1
• 申請日: 2010-01-28
• 公開（公告）號: CN101789369A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 齊龍茵;奚裴
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及集成電路制造領域，特別是涉及一種多金屬鎢柵極刻蝕方法。

背景技術

當半導體器件制造技術發展到深亞微米(deep?submicron)工藝時，集成電路的集成度越來越高，半導體器件的尺寸越來越小，柵極的尺寸也越來越小，為了解決RC延遲的問題，業界嘗試采用低電阻的材料作為柵極材料。目前，柵極有的是采用摻雜的多晶硅制成，有的則是多晶硅層和金屬層的疊層的多金屬柵極結構，對于這種多金屬柵極結構，普遍采用鎢作為多金屬柵極中的金屬層材料。一般的，采用鎢材料的多金屬柵極結構也稱為多金屬鎢柵極。

在所述多金屬鎢柵極中，多晶硅層和鎢層如果直接接觸，將導致在后續進行的退火工藝中，在鎢層和多晶硅層之間形成硅化鎢層，這會致使體積膨脹并由此產生應力。因此，在多晶硅層和鎢層之間形成阻擋層是非常有必要，目前，業界通常采用氮化鎢(WN)和鈦(Ti)層作為阻擋層形成于多晶硅層上。

一般的，可采用干法刻蝕的方式來形成多金屬鎢柵極，具體的說，現有的多金屬鎢柵極刻蝕方法包括以下步驟：首先，提供半導體襯底，所述半導體襯底上依次形成有柵極氧化層、多晶硅層、阻擋層、鎢層以及圖形化的硬掩膜層；接著，將所述半導體襯底放置于刻蝕設備的反應室中，并以所述圖形化的硬掩膜層為掩膜，刻蝕所述鎢層、阻擋層、多晶硅層以及柵極氧化層，以形成所述多金屬鎢柵極。

其中，刻蝕鎢層和阻擋層所采用的刻蝕氣體通常為四氟化碳(CF₄)和氯氣(Cl₂)的混合物，然而，在實際生產中發現，利用四氟化碳和氯氣刻蝕所述鎢層和阻擋層存在以下兩個問題：

首先，利用四氟化碳或氯氣刻蝕鎢層和阻擋層時，難以獲得較佳的邊緣輪廓(profile)；并且，利用四氟化碳和氯氣刻蝕所述鎢層和阻擋層時，出現嚴重的負載效應(loading?effect)，所述負載效應是指在具有密集特征(dense)的區域和具有隔離特征(ISO)的區域，被刻蝕膜層的刻蝕速率有所不同，這就需要較長的過刻蝕時間，然而，過刻蝕時間過長，又會增加柵極氧化層穿孔的風險，降低半導體器件的性能。

發明內容

本發明提供一種多金屬鎢柵極刻蝕方法，以解決現有的刻蝕方法導致出現負載效應，且柵極的邊緣輪廓較差的問題。

為解決上述技術問題，本發明提供一種多金屬鎢柵極刻蝕方法，包括：提供半導體襯底，所述半導體襯底上依次形成有柵極氧化層、多晶硅層、阻擋層、鎢層以及圖形化的硬掩膜層；將所述半導體襯底放置于刻蝕設備的反應室中；以所述圖形化的硬掩膜層為掩膜，刻蝕所述鎢層、阻擋層、多晶硅層以及柵極氧化層，以形成多金屬鎢柵極，其中，刻蝕所述鎢層和阻擋層所采用的刻蝕氣體為氯氣和三氟化氮，所述氯氣和三氟化氮的氣體比例為1∶1～2∶1。

進一步的，所述反應室內的壓力低于6mTorr。

進一步的，所述阻擋層包括鈦層以及形成于所述鈦層之上的氮化鎢層。

進一步的，所述鎢層的厚度為300～500所述氮化鎢層的厚度為20～60所述鈦層的厚度為20～60

與現有技術相比，在本發明提供的多金屬鎢柵極刻蝕方法中，采用氯氣和三氟化氮刻蝕鎢層和阻擋層，其中，氯氣和三氟化氮的氣體比例為1∶1～2∶1，本發明可形成具有垂直的邊緣輪廓的柵極，且可減少負載效應，提高了半導體器件的性能。

附圖說明

圖1為本發明實施例所提供的多金屬鎢柵極刻蝕方法的流程圖；

圖2A至圖2B為本發明實施例所提供的多金屬鎢柵極刻蝕方法的各步驟相應結構的剖面示意圖。

具體實施方式

本發明的核心思想在于，提供一種多金屬鎢柵極刻蝕方法，采用氯氣和三氟化氮刻蝕鎢層和阻擋層，其中，所述氯氣和三氟化氮的氣體比例為1∶1～2∶1，采用該氣體比例的氯氣和三氟化氮作為刻蝕氣體，可形成具有垂直的邊緣輪廓的柵極，且可減少負載效應，提高了半導體器件的性能。

請參考圖1，其為本發明實施例所提供的多金屬鎢柵極刻蝕方法的流程圖，結合所述圖，所述方法包括步驟：

步驟S100，提供半導體襯底，所述半導體襯底上依次形成有柵極氧化層、多晶硅層、阻擋層、鎢層以及圖形化的硬掩膜層；

步驟S200，將所述半導體襯底放置于刻蝕設備的反應室中；

步驟S300，以所述圖形化的硬掩膜層為掩膜，刻蝕所述鎢層、阻擋層、多晶硅層以及柵極氧化層，以形成多金屬鎢柵極，其中，刻蝕所述鎢層和阻擋層所采用的刻蝕氣體為氯氣和三氟化氮，所述氯氣和三氟化氮的氣體比例為1∶1～2∶1。