[發明專利]一種基于平面工藝自對準制備隧穿場效應晶體管的方法

有效

• 申請號: 201010100144.6
• 申請日: 2010-01-22
• 公開（公告）號: CN101777499A
• 公開（公告）日: 2010-07-14
• 發明（設計）人: 艾玉杰;黃如;郝志華;范春暉;浦雙雙;王潤聲;云全新
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/3063;H01L21/3065;H01L21/304
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 李稚婷

技術領域

本發明涉及一種半導體器件制備工藝，尤其涉及一種隧穿場效應晶體管(TunnelingField-Effect?Transistor，TFET)的制備方法。

背景技術

為了不斷提高超大規模集成電路性能并降低成本，CMOS器件的特征尺寸在不斷縮小。然而，當器件尺寸縮小到深亞微米時，漏致勢壘降低(DIBL)、閾值電壓漂移、關態泄漏電流增大、亞閾值特性變差等短溝道效應越來越明顯，已經成為限制器件尺寸縮小的主要問題。除了可以采用新結構和新材料來抑制MOSFET的短溝效應以外，還可以通過改變MOSFET的工作機制減小短溝效應的影響，比如隧穿場效應晶體管(TFET)。

TFET本質上為一個有柵控的反偏PIN二極管。一個典型的TFET沿溝道方向的截面圖如圖1所示，與常規MOSFET不同，TFET的源漏區摻雜類型是不同的，其中，N⁺摻雜為漏端，工作時加正向偏置，P⁺摻雜為源端，工作時加負向偏置。下面以一個N型TFET為例簡要說明TFET的工作原理。關態時，如圖2所示，源漏之間的勢壘層很厚，隧穿不能發生，此時器件為一反偏的PIN結，不會存在常規CMOS器件的源漏穿通效應，泄漏電流很低，適用于低功耗應用。開態時，如圖3所示，柵上加正電壓，將溝道區的電勢能壓低，使源和溝道區之間的勢壘層變薄，電子就可以從TFET的源端隧穿到溝道區，然后在電場作用下漂移到漏端。與常規MOSFET相比，TFET可以獲得更小的的亞閾值斜率(SS)，很適用于低功耗應用。原因如下：常規MOSFET源端注入基于擴散-漂移機制，載流子的費米-狄拉克分布使得SS與熱電勢kT/q成正比，室溫下SS最小可能值為60mV/dec；而TFET源端注入基于隧穿機制，SS不再依賴于熱電勢kT/q的限制。理論計算表明TFET的SS可以小于60mv/dec(Q.Zhang.et?al.IEEE?Electron?Device?Lett.，vol.27，pp.297-300，2006.)。W.Choi等人第一次通過實驗驗證了Si?TFET在室溫下可以獲得小于60mv/dec的亞閾值斜率(W.Choi.et?al.IEEE?Electron?Device?Lett.，vol.28，pp.743-745，2007.)。另外，正是由于源端載流子注入方式改變，TFET可以表現出比常規MOSFET更好的短溝道效應抑制能力，有利于提高器件的集成度，降低生產成本。

TFET的源漏區的摻雜類型不同，源漏區需要兩次光刻形成，因此，很難通過常規MOSFET的自對準平面工藝制備TFET。由于光刻對準偏差的影響，采用常規的非自對準制備平面TFET時對光刻工藝的要求很高。特別當器件的溝長較小時，由于光刻對準偏差引起的器件特性的不穩定變得更為嚴重。為了克服TFET的非自對準問題，可以像文獻C.Sandow.et?al.Solid-State?Electronics，vol.53，pp.1126-1129，.2009和文獻Z.X.Chen.et?al.IEEE?Electron?Device?Lett.，vol.30，pp.754-756，JULY.2009等所報道的那樣制備垂直結構的TFET。此外，文獻W.Choi.et?al.IEEE?Electron?Device?Lett.，vol.28，pp.743-745，Aug.2007.也報道了一種基于側墻工藝自對準制備TFET的方法，但是，通過以上這些方法制備出的TFET柵與源漏之間的過覆蓋很大，會導致大的過覆蓋電容和柵漏電，并且垂直結構的TFET與現有的平面超大規模集成電路兼容性不好，不利于TFET與傳統平面MOSFET集成。所以很有必要基于傳統的CMOS平面工藝開發一套自對準制備TFET的方法。

發明內容

本發明的目的在于提供一種基于平面工藝自對準制備TFET的方法，通過如下技術方案予以實現：

一種基于平面工藝自對準制備隧穿場效應晶體管的方法，包括如下步驟：

1)在襯底上通過淺槽隔離定義有源區，然后依次生長柵介質、淀積多晶硅，并進行多晶硅柵注入；

2)在多晶硅柵上淀積并刻蝕硬介質I，定義溝道區；再淀積硬介質II，并以硬介質I形成的硬掩膜的上表面為停止層化學機械拋光(CMP)硬介質II；