[發明專利]現場可編程門陣列的加載方法和裝置

無效

• 申請號: 201010003407.1
• 申請日: 2010-01-11
• 公開（公告）號: CN101763278A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 劉偉;單寧;徐亮;文殿杰
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 樊一槿

技術領域

本發明涉及現場可編程門陣列，尤其涉及一種現場可編程門陣列的加載方法和裝置。

背景技術

目前FPGA(Field?Programmable?Gate?Array，現場可編程門陣列)器件有很多種加載模式，例如：JTAG(Joint?Test?Action?Group，邊界掃描技術)、AS(Active?serial，采用外部FLASH的串行加載模式)、AP(Active?parallel，采用外部FLASH的并行加載模式)、PS(Passive?serial，采用外部器件進行串行加載的模式)、FPP(Fast?passive?parallel，采用外部器件進行并行加載的模式)等，很多的公司或項目組，都會根據自己目前的資源來選擇某一種方式來對FPGA進行加載。

發明人發現，如果碰到合作項目，比如幾方同時開發的項目，需要大家在開始的時候驗證自己的代碼或程序是否達到要求，由于大家平時使用的加載模式不一致，這時對于FPGA的加載模式配置就碰到了瓶頸。針對這種情況，可以通過統一加載模式的方式解決此問題，但是如此一來，就需要調整各自的代碼或更換一些加載的設備，最終將會造成整個項目的延期或流產。

發明內容

本發明實施例提供一種現場可編程門陣列的加載方法和裝置，以解決對FPGA的加載模式不一致導致的開發項目無法配合或配合不便的問題。

一方面，本發明實施例提供一種現場可編程門陣列的加載方法，所述方法包括：

接收控制指令，所述控制指令對應一種請求的加載模式；

根據所述請求的加載模式，導通現場可編程門陣列的加載接口和對應所述請求的加載模式的加載模式接口之間的通路；

將所述請求的加載模式通過所述現場可編程門陣列的模式選擇接口發送到所述現場可編程門陣列。

另一方面，本發明實施例還提供一種現場可編程門陣列的加載裝置，所述裝置包括：

接收單元，用于接收控制指令，所述控制指令對應一種請求的加載模式；

導通單元，用于根據所述請求的加載模式，導通現場可編程門陣列的加載接口和對應所述請求的加載模式的加載模式接口之間的通路；

控制單元，用于將所述請求的加載模式通過所述現場可編程門陣列的模式選擇接口發送到所述現場可編程門陣列。

再一方面，本發明實施例還提供一種可編程邏輯器件，該可編程邏輯器件包括本實施例的現場可編程門陣列的加載裝置。

另一方面，本發明實施例還提供一種現場可編程門陣列，該現場可編程門陣列通過前述的可編程邏輯器件進行加載，該現場可編程門陣列包括：

加載接口，與所述可編程邏輯器件相連，通過所述可編程邏輯器件導通與加載模式接口之間的通路；

模式選擇接口，與所述可編程邏輯器件相連，接收所述可編程邏輯器件發送的加載模式，根據所述加載模式進行加載。

通過本發明實施例提供的方法和裝置，可以根據主控設備的加載模式及加載模式接口的類型，選擇對應的加載模式，實現了對FPGA器件的加載或調試模式的自由選擇，解決了對FPGA的加載模式不一致導致的開發項目無法配合或配合不便的問題。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，并不構成對本發明的限定。在附圖中：

圖1為本發明實施例的方法流程圖；

圖2為本發明實施例的裝置組成框圖；

圖3為本發明實施例的PLD的組成框圖；

圖4為本發明實施例的FPGA的組成框圖；

圖5為本發明實施例的PLD和FPGA的應用示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚明白，下面結合實施例和附圖，對本發明實施例做進一步詳細說明。在此，本發明的示意性實施例及其說明用于解釋本發明，但并不作為對本發明的限定。

圖1為本發明實施例提供的一種現場可編程門陣列FPGA的加載方法的流程圖，該方法應用于可編程邏輯器件PLD(Programmable?Logic?Device)，請參照圖1，該方法包括：

步驟101：PLD接收控制指令，所述控制指令對應一種請求的加載模式；

在本實施例中，FPGA的加載模式可以包括以下幾種的任意組合：