[發(fā)明專利]集成電路晶圓級測試方法、半導體裝置測試系統(tǒng)及其方法

有效

• 申請?zhí)枺?/td>: 201010003185.3
• 申請日: 2010-01-14
• 公開（公告）號: CN101996912A
• 公開（公告）日: 2011-03-30
• 發(fā)明（設計）人: 洪宗揚;王明義
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01R31/28
• 代理公司: 北京律誠同業(yè)知識產權代理有限公司 11006
• 代理人: 陳紅

技術領域

本發(fā)明是有關于一種半導體測試方法，且特別是有關于一種晶圓級測試方法。

背景技術

在半導體制造的過程中，晶圓必須經歷許多制造過程以形成集成電路。而在各種制程條件下及晶圓允收測試(wafer?acceptance?testing)中，必須透過執(zhí)行多種晶圓級測試以判定集成電路的效能及可靠度。晶圓級可靠度測試常用來偵測于集成電路制造過程中的早期故障(early?life?failure)。一般而言，可靠度測試通過多種不同技術，如電力循環(huán)開/關和施加超過正常工作條件的電壓等技術，以對集成電路進行測試。然而，在測試的過程中，由于集成電路可能遭受意外的損害，將導致現有的測試技術無法提供有效的可靠度評價。舉例而言，測試裝置(例如探針套件)的寄生電感和寄生電容，可能引起高阻尼震蕩電壓與集成電路的射頻元件(例如電感電容諧振電路)耦接，進而造成集成電路意外的損害。

發(fā)明內容

有鑒于此，本發(fā)明一目的就是提供一種集成電路晶圓級測試方法、半導體裝置測試系統(tǒng)及其方法，用以提供有效的可靠度評價。

依據本發(fā)明一實施方式，提供一種晶圓級測試方法，包含下列步驟：提供晶圓，晶圓具有集成電路形成于其上。施加信號使集成電路作動，信號包含多個增加步級或減少步級，且增加步級或減少步級的范圍介于第一位準和第二位準間。在施加信號后，判定集成電路是否遵守測試準則。

依據本發(fā)明另一實施方式，提出了一種半導體裝置測試系統(tǒng)，包含信號產生器、耦合器以及模塊。信號產生器用以產生信號，產生的信號包含多個增加步級或減少步級，且增加步級或減少步級的范圍介于第一位準和第二位準間。耦合器用以耦接信號產生器及形成于晶圓上的集成電路。模塊在信號被施加于集成電路后，用以判定集成電路是否遵守測試準則。

依據本發(fā)明又一實施方式，提供了一種測試半導體裝置的方法，包含下列步驟：提供半導體裝置，其具有集成電路以供測試，集成電路中包含電感性元件及電容性元件。在集成電路上執(zhí)行多個測試，每一測試包含施加類漸增電源信號以開啟及關閉集成電路，而類漸增電源信號包含多個步級，且步級的范圍介于第一電壓和第二電壓之間。判定集成電路是否遵守測試準則，測試準則對應于各自的測試。

如上所述，依據本發(fā)明的集成電路晶圓級測試方法可減少集成電路在測試過程中意外的損壞，進而提供更加精確的測試可靠度評價。

附圖說明

為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的說明如下：

圖1是繪示依照本發(fā)明一實施方式的集成電路測試方法的流程圖；

圖2是繪示依照本發(fā)明一實施方式的系統(tǒng)的示意圖；

圖3是繪示透過單一步級電源信號作動的待測裝置的電路示意圖；

圖4是繪示透過類漸增電源信號作動的待測裝置的電路示意圖；

圖5是繪示依照本發(fā)明一實施方式的電力循環(huán)測試方法的流程圖；

圖6是繪示依照本發(fā)明一實施方式的使用類漸增電源信號以執(zhí)行動態(tài)電壓壓力測試方法的流程圖。

【主要元件符號說明】

100：測試方法

102-106：步驟

200：測試系統(tǒng)

202：晶圓

204：晶粒

210：測試裝置

212：探針

300：示意電路

302：輸入端

304：電源信號

310：探針套件

L：等效電感元件

R：等效電阻元件

312：焊墊

320：待測裝置

322：焊墊電壓

C：電容元件

330：過沖電壓

400：示意電路

402：類漸增電源信號

404：過沖電壓

410：供應信號

500：電力循環(huán)測試方法

502-520：步驟

600：動態(tài)電壓壓力測試方法

602-620：步驟

具體實施方式

以下將參照附圖的內容，針對本發(fā)明實施方式及實施例進行說明與揭露，就附圖中相同的部分使用相同元件符號標記，以簡化或省略其說明。