[發(fā)明專(zhuān)利]一種可重構(gòu)動(dòng)態(tài)邏輯門(mén)電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010000526.1
• 申請(qǐng)日: 2010-01-12
• 公開(kāi)（公告）號(hào): CN101783670A
• 公開(kāi)（公告）日: 2010-07-21
• 發(fā)明（設(shè)計(jì)）人: 李麗香;彭海朋;楊義先;胡崗;肖井華
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京郵電大學(xué)
• 主分類(lèi)號(hào): H03K19/00
• 分類(lèi)號(hào): H03K19/00;H03K19/20
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種可重構(gòu)動(dòng)態(tài)邏輯門(mén)電路，其特征在于，包括第一輸入端、第二輸入端、第三輸入端、運(yùn)算電路以及輸出端，其中：

所述第一輸入端，用于接收輸入信號(hào)；

所述第二輸入端，用于接收窗口門(mén)限值，以及對(duì)所述輸入信號(hào)進(jìn)行加權(quán)處理的加權(quán)系數(shù)；

所述第三輸入端，用于接收控制指令；

所述運(yùn)算電路，分別與所述第一輸入端、第二輸入端及第三輸入端相連，用于根據(jù)所述輸入信號(hào)、加權(quán)系數(shù)、窗口門(mén)限值以及控制指令，獲得所述動(dòng)態(tài)邏輯門(mén)電路的邏輯運(yùn)算結(jié)果；

所述輸出端，與所述運(yùn)算電路相連，用于輸出所述邏輯運(yùn)算結(jié)果。

2.如權(quán)利要求1所述的邏輯門(mén)電路，其特征在于，所述運(yùn)算電路根據(jù)下式獲得所述邏輯運(yùn)算結(jié)果：

yj=Σi=1MCijIi-kj,]]>根據(jù)|y_j|與β_j的大小關(guān)系，輸出不同的邏輯值；

其中：

I_i為第i個(gè)輸入信號(hào)，M為整數(shù)且1≤M；

C_ij為輸入信號(hào)I_i的加權(quán)系數(shù)；

k_j為所述控制指令，j為整數(shù)且1≤j≤N；

β_j為所述窗口門(mén)限值；

I_outj為第j個(gè)輸出信號(hào)。

3.如權(quán)利要求2所述的邏輯門(mén)電路，其特征在于：

|y_j|＜β_j，I_outj＝1，否則I_outj＝0；或者

|y_j|＜β_j，I_outj＝0，否則I_outj＝1。

4.如權(quán)利要求2所述的邏輯門(mén)電路，其特征在于：

在一個(gè)控制指令且一個(gè)輸出信號(hào)時(shí)，根據(jù)下式獲得所述邏輯運(yùn)算結(jié)果：

y=Σi=1MCiIi-k,]]>根據(jù)|y|與β的大小關(guān)系，輸出不同的邏輯值。

5.如權(quán)利要求1所述的邏輯門(mén)電路，其特征在于：

改變所述第三輸入端接收的所述控制指令，動(dòng)態(tài)轉(zhuǎn)換所述邏輯門(mén)電路的邏輯功能。

6.如權(quán)利要求1所述的邏輯門(mén)電路，其特征在于：

改變所述第二輸入端接收的所述窗口門(mén)限值，動(dòng)態(tài)轉(zhuǎn)換所述邏輯門(mén)電路的邏輯功能。

7.如權(quán)利要求1至6中任一項(xiàng)所述的邏輯門(mén)電路，其特征在于，該邏輯門(mén)電路進(jìn)一步包括：

存儲(chǔ)器，與所述第二輸入端相連，用于存儲(chǔ)所述加權(quán)系數(shù)及窗口門(mén)限值。