[發(fā)明專利]半導體器件及其制造方法有效
| 申請?zhí)枺?/td> | 200980159678.1 | 申請日: | 2009-06-05 |
| 公開(公告)號: | CN102460682A | 公開(公告)日: | 2012-05-16 |
| 發(fā)明(設計)人: | 加藤久幸;草壁嘉彥 | 申請(專利權)人: | 瑞薩電子株式會社 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L27/092 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 楊宏軍 |
| 地址: | 日本神*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
技術領域
本發(fā)明涉及半導體器件及其制造方法,特別涉及具有CMOS晶體管的半導體器件及其制造方法。
背景技術
作為半導體器件,例如在具有邏輯電路的半導體器件中,形成有CMOS(互補金屬氧化物半導體,Complementary?Metal?Oxide?Semiconductor)晶體管,即,n溝道型MOS(金屬氧化物半導體,Metal?Oxide?Semiconductor)晶體管和p溝道型MOS晶體管作為半導體元件。在n(p)溝道型MOS晶體管中,從半導體基板的表面至規(guī)定深度形成有n(p)型的源·漏極區(qū)域。
所述n(p)型源·漏極區(qū)域中,形成有與柵電極部重疊的極淺接合的擴展(Extention)區(qū)域。另外,在細微的MOSFET中,形成有抑制源區(qū)域和漏極區(qū)域之間的漏電流的暈(Halo)區(qū)。
此處,針對其形成方法簡單地說明。首先,對用作n(p)溝道型MOS晶體管的柵電極部的多晶硅膜進行圖案形成后,在該多晶硅膜的側面上形成由氧化硅膜形成的規(guī)定膜厚的偏移間隔物(offset?spacer)。然后,用抗蝕劑覆蓋形成p溝道型MOS晶體管的區(qū)域(pMOS區(qū)域)。
接下來,在上述狀態(tài)下,以用作柵電極部的多晶硅膜及偏移間隔物作為掩模,將n型雜質離子注入形成有n溝道型MOS晶體管的區(qū)域(nMOS區(qū)域),由此形成n型的擴展注入?yún)^(qū)域。另外,通過使用傾斜離子注入法注入p型的雜質離子,形成p型的暈注入?yún)^(qū)域。之后,除去覆蓋pMOS區(qū)域的抗蝕劑,使用規(guī)定的藥液(清洗液)清洗半導體基板。
接下來,用抗蝕劑覆蓋nMOS區(qū)域。在該狀態(tài)下,以用作柵電極部的多晶硅膜及偏移間隔物作為掩模,將p型的雜質離子注入pMOS區(qū)域,由此形成p型的擴展注入?yún)^(qū)域。另外,使用傾斜離子注入法,注入n型雜質離子,由此形成n型的暈注入?yún)^(qū)域。之后,除去覆蓋nMOS區(qū)域的抗蝕劑,使用規(guī)定的藥液清洗半導體基板。
接下來,在用作n(p)溝道型MOS晶體管的柵電極部的多晶硅膜的側面上介由偏移間隔物形成由氧化硅膜等形成的側壁間隔物(sidewall?spacer)。然后,以用作柵電極部的多晶硅膜、偏移間隔物及側壁間隔物作為掩模,將n(p)型雜質離子注入nMOS(pMOS)區(qū)域,由此在nMOS(pMOS)區(qū)域形成n(p)型源·漏極注入?yún)^(qū)域。之后,施行規(guī)定的熱處理,使n(p)型擴展注入?yún)^(qū)域及源·漏極注入?yún)^(qū)域的雜質離子熱擴散,由此分別形成n(p)型擴展區(qū)域及源·漏極區(qū)域。如上所述,形成n(p)溝道型MOS晶體管的主要部分。
近年來,為了應對電子設備的高性能化和低耗電化,需要在CMOS晶體管中提高電流驅動能力。為了提高電流驅動能力,需要使柵極絕緣膜變薄。作為柵極絕緣膜,適用氧化硅膜(SiO2)或氧氮化硅膜(SiON),但使所述柵極絕緣膜薄膜化時,存在由隧道現(xiàn)象引起柵極漏電流增加的問題。
為了解決上述問題,正在開發(fā)應用介電常數(shù)高于SiO2膜和SiON膜的絕緣膜(High-k膜)作為柵極絕緣膜、應用由規(guī)定功函數(shù)的金屬材料形成的金屬膜的柵電極部作為柵電極部。典型的例子為適用HfO2膜、HfON膜及HfSiON膜等鉿類氧化膜等作為High-k膜,適用氮化鈦(TiN)等作為金屬材料。
即使在具備了上述具有High-k膜和金屬膜的柵電極部的CMOS晶體管中,也能與上述CMOS晶體管同樣地形成偏移間隔物,形成擴展區(qū)域和暈區(qū)域。需要說明的是,作為公開了具有擴展區(qū)域等的半導體器件的文獻,例如有專利文獻1~6。
專利文獻1:日本特開2000-114522號公報
專利文獻2:日本特開2008-117848號公報
專利文獻3:日本特開2008-60538號公報
專利文獻4:日本特開2007-220755號公報
專利文獻5:日本特開2007-67425號公報
專利文獻6:日本特開2007-305889號公報
發(fā)明內容
但是,在具有使金屬膜層合在High-k膜上的柵電極部的CMOS晶體管中,存在下述問題。
CMOS晶體管中,首先,在n(p)MOS區(qū)域的柵電極部的側面上形成偏移間隔物。然后,形成n溝道型MOS晶體管的擴展注入?yún)^(qū)域等時,pMOS區(qū)域被抗蝕劑覆蓋,以nMOS區(qū)域的柵電極部的側面上形成的偏移間隔物作為掩模,將n型雜質離子導入nMOS區(qū)域。之后,通過灰化除去覆蓋pMOS區(qū)域的抗蝕劑,使用規(guī)定的藥液(清洗液)清洗半導體基板的表面。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社,未經(jīng)瑞薩電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980159678.1/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





