[發明專利]半導體器件及其制造方法

有效

• 申請號: 200980158496.2
• 申請日: 2009-04-30
• 公開（公告）號: CN102379036A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 松本雅弘;藤澤雅彥;大崎明彥;石井敦司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/314;H01L23/522
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 楊宏軍

1.一種半導體器件的制造方法，其特征在于，包括下述工序，

(a)工序，在半導體基板上形成MISFET，

(b)工序，在覆蓋所述MISFET的所述半導體基板上形成接觸層間絕緣膜，

(c)工序，在所述接觸層間絕緣膜內形成第1柱塞，將所述第1柱塞與所述MISFET電連接，

(d)工序，在形成了所述第1柱塞的所述接觸層間絕緣膜上形成第1層間絕緣膜，

(e)工序，形成埋入到所述第1層間絕緣膜內的第1層布線，將所述第1層布線與所述第1柱塞進行電連接，

(f)工序，在形成了所述第1層布線的所述第1層間絕緣膜上形成第2層間絕緣膜，

(g)工序，形成埋入到所述第2層間絕緣膜內的第2柱塞及第2層布線，通過所述第2柱塞將所述第2層布線與所述第1層布線電連接，

(h)工序，在所述第2層間絕緣膜上進一步形成多層布線，

(i)工序，在所述多層布線的最上層布線上形成鈍化膜，

(j)工序，在所述鈍化膜中形成開口部，從所述開口部露出所述最上層布線的一部分，由此形成焊盤，

(k)工序，將所述半導體基板單片化為半導體芯片，和

(l)工序，將所述半導體芯片封裝，

所述(l)工序包括至少將所述半導體芯片的形成所述MISFET的一側即主面側的一部分用樹脂封固的工序，

在所述接觸層間絕緣膜、所述第1層間絕緣膜和所述第2層間絕緣膜中，所述接觸層間絕緣膜由楊氏模量最高的高楊氏模量膜形成，所述第2層間絕緣膜由楊氏模量最低的低楊氏模量膜形成，所述第1層間絕緣膜由楊氏模量低于所述接觸層間絕緣膜、并且楊氏模量高于所述第2層間絕緣膜的中楊氏模量膜形成。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述(l)工序包括下述工序，

(l1)工序，準備表面具有端子的布線基板，

(l2)工序，在所述布線基板上搭載所述半導體芯片，

(l3)工序，用金屬絲將形成在所述半導體芯片上的所述焊盤、與形成在所述布線基板上的所述端子進行電連接，和

(l4)工序，以覆蓋所述半導體芯片的方式用所述樹脂進行封固。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，

在所述(j)工序后所述(k)工序前，具有形成與所述焊盤電連接的凸點電極的工序，

所述(l)工序包括下述工序，

(l1)工序，準備表面具有端子的布線基板，

(l2)工序，在所述布線基板上搭載所述半導體芯片，使形成在所述布線基板上的所述端子與形成在所述半導體芯片上的所述凸點電極電連接，和

(l3)工序，用所述樹脂對所述半導體芯片與所述布線基板的連接部進行封固。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述(l)工序具有下述工序，

(l1)工序，準備具有裸片焊盤和導線的導線框，

(l2)工序，在所述裸片焊盤上搭載所述半導體芯片，

(l3)工序，用金屬絲將形成在所述半導體芯片上的所述焊盤與形成在所述導線框上的所述導線電連接，和

(l4)工序，用所述樹脂對所述半導體芯片進行封固。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述接觸層間絕緣膜由氧化硅膜、SiOF膜、或者氮化硅膜中的任一種膜形成。

6.如權利要求5所述的半導體器件的制造方法，其特征在于，

所述第1層間絕緣膜由SiOC膜、HSQ膜、或者MSQ膜中的任一種膜形成。

7.如權利要求6所述的半導體器件的制造方法，其特征在于，

所述第2層間絕緣膜由具有空隙的SiOC膜、具有空隙的HSQ膜、或者具有空隙的MSQ膜中的任一種膜形成。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，

所述鈍化膜包括氮化硅膜，

存在于所述第1層間絕緣膜與所述半導體基板之間的絕緣膜均具有所述高楊氏模量膜的楊氏模量以上的楊氏模量。