[發(fā)明專利]用于向RFID標(biāo)簽進(jìn)行電池和無源供電的方法和用來實(shí)現(xiàn)所述方法的切換電路

在審

• 申請(qǐng)?zhí)枺?/td>: 200980150464.8
• 申請(qǐng)日: 2009-12-16
• 公開（公告）號(hào): CN102257515A
• 公開（公告）日: 2011-11-23
• 發(fā)明（設(shè)計(jì)）人: K·科瓦西奇;A·普萊特塞克;A·沃多皮維奇
• 申請(qǐng)（專利權(quán)）人: IDS有限責(zé)任公司
• 主分類號(hào): G06K19/07
• 分類號(hào): G06K19/07
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 侯海燕

1.一種用來向RFID標(biāo)簽進(jìn)行電池供電和無源供電的方法，所述RFID標(biāo)簽設(shè)有電池(b)并且位于射頻輻射場(chǎng)中，

其特征在于

每當(dāng)連接電池(b)時(shí)，或者

每當(dāng)通過整流在天線(a)中由于射頻輻射場(chǎng)感應(yīng)的電壓而得到的整流電壓(Vrect)達(dá)到預(yù)置值時(shí)，

檢查電池電壓(Vbat)的值；

在電池電壓(Vbat)的可接受值的情況下，

由電池(b)通過受控切換電路(csc)激勵(lì)RFID標(biāo)簽的電路，跨所述受控切換電路(csc)，電池電壓(Vbat)下降跨開路PMOS晶體管的電壓降；及

在電池電壓(Vbat)的不可接受值的情況下，并且在通過整流在天線(a)中由于射頻輻射場(chǎng)感應(yīng)的電壓而得到的整流電壓(Vrect)超過預(yù)置值之后，在時(shí)間延遲終止之后，

由整流所述感應(yīng)電壓的整流器通過受控切換電路(csc)激勵(lì)RFID標(biāo)簽的電路，跨所述受控切換電路(csc)，所述整流器的輸出電壓(Vrect)下降跨開路PMOS晶體管的電壓降。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述時(shí)間延遲在5微秒與500微秒之間延伸。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于所述時(shí)間延遲在10微秒與100微秒之間延伸。

4.根據(jù)權(quán)利要求2或3所述的方法，其特征在于跨開路PMOS晶體管的所述電壓降總共幾個(gè)毫伏。

5.一種用來向RFID標(biāo)簽進(jìn)行電池供電和無源供電的切換電路，所述RFID標(biāo)簽設(shè)有電池(b)并且位于射頻輻射場(chǎng)中，

其特征在于

它包括第一受控開關(guān)(cs1)，

所述第一受控開關(guān)(cs1)用第一PMOS晶體管制造，并且

所述第一受控開關(guān)(cs1)的第一端子連接到具有電壓(Vbat)的激勵(lì)電池(b)，并且

所述第一受控開關(guān)(cs1)的第二端子連接到受控切換電路(csc)的輸出端子(ps)，在此有供給電壓(Vps)，和

第二受控開關(guān)(cs2)，

所述第二受控開關(guān)(cs2)用第二PMOS晶體管制造，并且

所述第二受控開關(guān)(cs2)的第一端子連接到整流器輸出端子，在此有通過整流在天線(a)中由于射頻輻射場(chǎng)感應(yīng)的電壓而得到的整流電壓(Vrect)，并且

所述第二受控開關(guān)(cs2)的第二端子連接到受控切換電路(csc)的輸出端子(ps)；

指示所述電池電壓(Vbat)的良好狀態(tài)的信號(hào)(bat_OK)、和指示所述整流電壓(Vrect)的良好狀態(tài)的時(shí)間延遲信號(hào)(rect_OK)

被傳導(dǎo)到邏輯判定電路(ldc)，

所述邏輯判定電路(ldc)的輸出信號(hào)使邏輯控制電路(lcc)

或者當(dāng)所述電池電壓(Vbat)的值是可接受時(shí)，

閉合第一受控開關(guān)(cs1)和斷開第二受控開關(guān)(cs2)，

或者當(dāng)所述電池電壓(Vbat)的值是不可接受時(shí)，并且所述整流電壓(Vrect)的值超過預(yù)置值時(shí)，

斷開第一受控開關(guān)(cs1)和閉合第二受控開關(guān)(cs2)；及

比較器電路(cc)在電池電壓(Vbat)和所述整流電壓(Vrect)之間選擇較高者；及

作為在受控切換電路(csc)中的最高電壓(Vmax)的所述較高電壓

通過邏輯控制電路(lcc)傳導(dǎo)到所述第一和第二受控開關(guān)(cs1、cs2)的PMOS晶體管的本體。

6.根據(jù)權(quán)利要求5所述的切換電路，其特征在于

所述時(shí)間延遲在5微秒與500微秒之間延伸。

7.根據(jù)權(quán)利要求5所述的切換電路，其特征在于所述時(shí)間延遲在10微秒與100微秒之間延伸。

8.根據(jù)權(quán)利要求6或7所述的切換電路，其特征在于動(dòng)態(tài)復(fù)位發(fā)生器(drg)連接到受控切換電路(csc)的輸出端子(ps)。