[發(fā)明專利]多處理器數(shù)據(jù)處理系統(tǒng)中的錯誤檢測

有效

• 申請?zhí)枺?/td>: 200980149473.5
• 申請日: 2009-11-25
• 公開（公告）號: CN102246155A
• 公開（公告）日: 2011-11-16
• 發(fā)明（設(shè)計(jì)）人: W·C·莫耶;M·J·羅奇福特;D·M·桑托
• 申請（專利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類號: G06F15/163
• 分類號: G06F15/163;G06F9/46;G06F9/30;G06F11/00
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 金曉

1.一種系統(tǒng)，包括：

用于執(zhí)行指令的第一處理器；

用于以與所述第一處理器鎖定同步的方式執(zhí)行所述指令的第二處理器；以及

交叉信號通知接口，耦合在所述第一和第二處理器之間，用于向所述第二處理器發(fā)送信號通知所述第一處理器的非預(yù)期改變的狀態(tài)和所述第一處理器中的非預(yù)期改變的狀態(tài)的位置，以便使得所述第二處理器以與所述第一處理器鎖定同步的方式模擬所述非預(yù)期改變的狀態(tài)。

2.如權(quán)利要求1所述的系統(tǒng)，其中所述非預(yù)期改變的狀態(tài)是觸發(fā)所述第一處理器中的異常的錯誤狀況。

3.如權(quán)利要求1所述的系統(tǒng)，其中所述非預(yù)期改變的狀態(tài)是觸發(fā)高速緩存中的位置的無效的錯誤狀況。

4.如權(quán)利要求1所述的系統(tǒng)，其中所述非預(yù)期改變的狀態(tài)是所述第一處理器中的高速緩存標(biāo)簽錯誤。

5.如權(quán)利要求1所述的系統(tǒng)，其中所述非預(yù)期改變的狀態(tài)是與所述第一處理器相關(guān)聯(lián)的高速緩存中的數(shù)據(jù)錯誤。

6.如權(quán)利要求1所述的系統(tǒng)，其中作為所述非預(yù)期改變的狀態(tài)的結(jié)果，在所述第一處理器中啟動異常處理，并且以與所述第一處理器鎖定同步的方式在所述第二處理器中強(qiáng)制進(jìn)行異常處理。

7.如權(quán)利要求1所述的系統(tǒng)，其中所述非預(yù)期改變的狀態(tài)導(dǎo)致所述第一處理器中的高速緩存填充操作，并且以與所述第一處理器鎖定同步的方式在所述第二處理器中強(qiáng)制高速緩存未中。

8.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括錯誤邏輯，耦合到所述第一處理器和第二處理器，其中如果所述第一和第二處理器同時經(jīng)歷非預(yù)期改變的狀態(tài)，則所述錯誤邏輯用于確定應(yīng)當(dāng)由另一個處理器模擬哪一個非預(yù)期改變的狀態(tài)。

9.一種方法，包括：

在第一處理器中執(zhí)行指令；

以與所述第一處理器鎖定同步的方式在第二處理器中執(zhí)行所述指令；

檢測所述第一處理器中的錯誤狀況；

將關(guān)于所述錯誤狀況的信息傳輸至所述第二處理器，所述信息包含錯誤位置指示符或者錯誤類型指示符中的至少其中之一，用于區(qū)分多個類型的錯誤；

處理所述第一處理器中的錯誤狀況；以及

使得所述第二處理器以與所述第一處理器鎖定同步的方式模擬所述錯誤狀況。

10.如權(quán)利要求9所述的方法，其中處理所述第一處理器中的所述錯誤狀況進(jìn)一步包括啟動所述第一處理器中的異常處理。

11.如權(quán)利要求9所述的方法，其中處理所述第一處理器中的所述錯誤狀況進(jìn)一步包括啟動所述第一處理器中的高速緩存控制操作。

12.如權(quán)利要求9所述的方法，其中向所述第二處理器傳輸關(guān)于所述錯誤狀況的信息進(jìn)一步包括向所述第二處理器傳輸所述錯誤狀況的錯誤類型和位置。

13.如權(quán)利要求12的方法，其中所述錯誤類型是高速緩存標(biāo)簽錯誤或者高速緩存數(shù)據(jù)錯誤中的一個。

14.如權(quán)利要求9所述的方法，其中檢測所述第一處理器中的錯誤進(jìn)一步包括同時檢測所述第一處理器中的第一錯誤和所述第二處理器中的第二錯誤，以及進(jìn)一步包括確定處理第一錯誤還是第二錯誤。

15.一種多處理器數(shù)據(jù)處理系統(tǒng)中的方法，包括：

在第一處理器中執(zhí)行指令；

與所述第一處理器同時在第二處理器中執(zhí)行所述指令；

檢測所述第一處理器中的錯誤狀況；

向所述第二處理器傳輸關(guān)于所述錯誤狀況的錯誤類型和錯誤位置；

處理所述第一處理器中的所述錯誤狀況；以及

使得所述第二處理器與所述第一處理器同時地模擬所述錯誤狀況。

16.如權(quán)利要求15所述的方法，其中處理所述第一處理器中的所述錯誤狀況進(jìn)一步包括啟動所述第一處理器中的異常處理。

17.如權(quán)利要求15所述的方法，其中處理所述第一處理器中的所述錯誤狀況進(jìn)一步包括啟動所述第一處理器中的高速緩存未中。

18.如權(quán)利要求15所述的方法，其中所述錯誤類型是高速緩存標(biāo)簽錯誤或者高速緩存數(shù)據(jù)錯誤中的一個。

19.如權(quán)利要求15所述的方法，其中檢測所述第一處理器中的錯誤進(jìn)一步包括同時檢測所述第一處理器中的第一錯誤和所述第二處理器中的第二錯誤，以及進(jìn)一步包括確定處理第一錯誤還是第二錯誤。