[發(fā)明專利]電路的內(nèi)部電荷轉(zhuǎn)移

有效

• 申請?zhí)枺?/td>: 200980146312.0
• 申請日: 2009-09-09
• 公開（公告）號: CN102224677A
• 公開（公告）日: 2011-10-19
• 發(fā)明（設(shè)計）人: M·J·金;D·金;C·肖;E·K·科爾賓
• 申請（專利權(quán)）人: 國際商業(yè)機器公司
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 于靜;楊曉光

相關(guān)申請的交叉引用

本申請在某些方面涉及共同持有及共同待審中的案號END920080396US1，其標題為“多核處理器(MCP)中安裝的高速緩沖存儲器(Mounted?Cache?Memory?in?a?Multi-Core?Processor(MCP))”，2008年11月21日申請，其全部內(nèi)容在此引入作為參考。本申請在某些方面還涉及共同持有及共同待審中的案號END920080397US1，其標題為“多核處理器(MCP)中的高速緩沖存儲器共享(Cache?Memory?Sharing?in?a?Multi-Core?Processor(MCP))”，2008年11月21日申請，其全部內(nèi)容在此引入作為參考。本申請在某些方面還涉及共同持有及共同待審中的案號END920080398US1，其標題為“多核處理器(MCP)中的偽高速緩沖存儲器(Pseudo?Cache?Memory?in?a?Multi-Core?Processor(MCP))”，2008年11月21日申請，其全部內(nèi)容在此引入作為參考。本申請在某些方面還涉及共同持有及共同待審中的案號END920080399US1，其標題為“多核處理器(MCP)中的高速緩沖存儲器旁通(Cache?Memory?Bypass?in?a?Multi-Core?Processor(MCP))”，2008年11月21日申請，其全部內(nèi)容在此引入作為參考。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及電路。更具體地說，本發(fā)明涉及(例如，數(shù)字)電路的電荷轉(zhuǎn)移。

背景技術(shù)

在信息技術(shù)(IT)產(chǎn)業(yè)中，近來朝向能量效率更高的數(shù)據(jù)中心設(shè)計的趨勢成為重要課題，省電在電路學中也成為發(fā)展中的課題。省電中一個受到關(guān)注的領(lǐng)域是電路模式的改變，如，從正常模式改變到睡眠模式，反之亦然。具體地說，現(xiàn)在已經(jīng)有子系統(tǒng)級別的待機(睡眠模式)設(shè)計可供使用，但是目前的電路設(shè)計方法并不允許在電路級別上控制待機操作。此外，為了提高數(shù)字系統(tǒng)中的功率使用效率，必須能夠在睡眠模式及正常模式之間進行快速切換。目前用于睡眠及喚醒的方法被實施為長期靜態(tài)策略。

發(fā)明內(nèi)容

除了其他功能以外，本發(fā)明使諸如數(shù)字電路之類的電路能夠在睡眠模式及正常模式之間快速轉(zhuǎn)變。本發(fā)明利用芯片內(nèi)部電荷轉(zhuǎn)移操作來使電路進入快速睡眠。本發(fā)明減少了外部功率的涉入，而且本發(fā)明通過將電荷轉(zhuǎn)移限于電路內(nèi)來加速睡眠模式轉(zhuǎn)變時間。本文陳述的本發(fā)明使用高級電路塊支持，且因此本發(fā)明適用于所有諸如數(shù)字電路之類的電路。快速睡眠及快速喚醒使系統(tǒng)的功率管理更敏捷。此功能性還最大化了功率性能并提供了能量效率更高的計算架構(gòu)。根據(jù)本發(fā)明的電路可包括：電源電壓節(jié)點；接地電壓節(jié)點；一組背柵電壓節(jié)點；以及電荷轉(zhuǎn)移機構(gòu)，其與所述電源電壓節(jié)點、所述接地電壓節(jié)點以及所述一組背柵電壓節(jié)點耦合，所述電荷轉(zhuǎn)移機構(gòu)配置為在所述電源電壓節(jié)點、所述接地電壓節(jié)點以及所述一組背柵電壓節(jié)點之間轉(zhuǎn)移電荷。這允許電路的迅速喚醒和/或睡眠及較低的功耗。

本發(fā)明的第一方面提供了一種電路，包含：電源電壓節(jié)點；接地電壓節(jié)點；一組背柵電壓節(jié)點；以及電荷轉(zhuǎn)移機構(gòu)，其與所述電源電壓節(jié)點、所述接地電壓節(jié)點以及所述一組背柵電壓節(jié)點耦合，所述電荷轉(zhuǎn)移機構(gòu)配置為在所述電源電壓節(jié)點、所述接地電壓節(jié)點以及所述一組背柵電壓節(jié)點之間轉(zhuǎn)移電荷。

本發(fā)明的第二方面提供了一種數(shù)字電路，包含：電源電壓節(jié)點；接地電壓節(jié)點；PFET背柵電壓節(jié)點；NFET背柵電壓節(jié)點；以及一組開關(guān)，其與所述一組背柵電壓節(jié)點、所述電源電壓節(jié)點以及所述接地電壓節(jié)點耦合，所述一組開關(guān)配置為：在所述電源電壓節(jié)點與所述接地電壓節(jié)點之間轉(zhuǎn)移電荷；在所述PFET背柵電壓節(jié)點與所述電源電壓節(jié)點之間轉(zhuǎn)移電荷，及在所述NFET背柵電壓節(jié)點與所述接地電壓節(jié)點之間轉(zhuǎn)移電荷。

本發(fā)明的第三方面提供了一種轉(zhuǎn)移電路中的電荷的方法，包含：將電源電壓電荷從電源電壓節(jié)點轉(zhuǎn)移至接地電壓節(jié)點以使所述電路進入睡眠模式；以及將背柵電壓電荷從一組背柵電壓節(jié)點轉(zhuǎn)移至所述電源電壓節(jié)點和所述接地電壓節(jié)點以使所述電路退出睡眠模式。

本發(fā)明的第四方面提供了一種改變數(shù)字電路的模式的方法，包含：閉合所述數(shù)字電路中的第一開關(guān)；使用所述第一開關(guān)將電源電壓電荷從電源電壓節(jié)點轉(zhuǎn)移至接地電壓節(jié)點以使所述數(shù)字電路進入睡眠模式；斷開所述第一開關(guān)；閉合所述數(shù)字電路中的第二開關(guān)及第三開關(guān)；以及使用所述第二開關(guān)及所述第三開關(guān)將背柵電壓電荷從一組背柵電壓節(jié)點轉(zhuǎn)移至所述電源電壓節(jié)點及所述接地電壓節(jié)點以使所述數(shù)字電路退出睡眠模式。

附圖說明

結(jié)合附圖參考本發(fā)明各種方面的詳細說明，可容易地理解本發(fā)明的這些及其他特性，其中：