[發明專利]用于提高包括半導體材料的結構的質量的方法有效
| 申請號: | 200980145505.4 | 申請日: | 2009-11-13 |
| 公開(公告)號: | CN102301447A | 公開(公告)日: | 2011-12-28 |
| 發明(設計)人: | C·阿雷納 | 申請(專利權)人: | S.O.I.TEC絕緣體上硅技術公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;孫向民 |
| 地址: | 法國*** | 國省代碼: | 法國;FR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 提高 包括 半導體材料 結構 質量 方法 | ||
技術領域
本發明涉及半導體結構的制造,特別涉及包括III-氮化物材料的高晶體質量結構的外延生長。本發明的實施例包括用于提高半導體結構的晶體質量的方法以及利用這些方法所制造的結構。
背景技術
半導體材料的質量會顯著影響由所述材料制成的固態器件的性能。當半導體材料具有不理想的晶體缺陷(例如位錯)密度時,固態器件的使用壽命和工作特性可能會劣化。這種問題阻礙了包括氮化鎵(GaN)、其他的III族氮化物(例如AlN、InN、GaInN)和其他的混合氮化物(在本文中被稱為“III-氮化物”)還有某些III-V族化合物在內的半導體的發展;以及一般而言某些其他的復合材料(例如IV、II-VI材料)的發展。對其中許多的材料而言,合適的商業用途的生長襯底具有有限的供應和不良的晶體質量。合適的襯底嚴格匹配將要生長的靶材料的晶體特性;如果這些特性沒有嚴格匹配,則所得到的材料通常具有無法接受的位錯密度。
具體而言,在GaN的情況下,可以通過生長襯底的預處理來提高晶體質量,例如通過氮化和其他化學改性(chemical?modification);通過生長諸如AlN或GaN的其他III氮化物的薄的低溫緩沖層,通過熱退火等等。諸如外延橫向過生長(epitaxial?lateral?overgrowth)(ELO)及其變形(PENDEO、FIELO等等)的方法已被證明能夠成功降低位錯密度。但是,這些常用的方法經常使用光刻制得的掩蔽元件,所述掩蔽元件常常產生具有非均勻的表面位錯分布的材料,這在許多應用中是不合需要的。一些可選的用于產生均質的表面位錯密度的位錯減少方法使用原位(或非原位)沉積方法來阻礙位錯的發展,在有些情況下還添加刻蝕劑以增加表面位錯尺寸。這種阻礙方法的示例包括美國專利公布US2007/0259504、Tanaka等人的日本期刊Applied?Physics?39?L831?2000和Zang等人的期刊Applied?Physics?101?093502?2007。另一些可選的位錯減少方法旨在通過如下方式限制位錯向生長層中傳播:在GaN層的生長的中間階段通過刻蝕來增強GaN層的表面處存在的缺陷,然后用GaN不容易在其上成核的掩蔽材料堵住增強的表面缺陷,之后繼續GaN生長。這種方法的示例包括2008年5月14日申請的美國臨時專利申請61/127,720,該案的全文以引用的方式并入本文。
希望有更加優質的III-氮化物的層和晶體。盡管現有技術中存在適用于此的工藝,并且能夠在某種程度上降低III-氮化物材料中的位錯密度,但仍希望有能夠進一步減少位錯和提高分布均勻性的方法。
發明內容
本發明提供用于制造半導體結構、特別是制造包括III-氮化物材料的半導體結構的系統和方法。與現有技術相比,本發明的方法可以制造具有改善的晶體質量的半導體層,例如具有更少的位錯的半導體層。本發明還提供通過這些方法制造的半導體結構。
一般而言,本發明的方法通過利用質量較差的起始層(或者“襯底”、“初始”層或“下方”層等等)中普遍存在的某些類型的位錯來制造質量更好的跟隨半導體層(或“最終”層或“上覆”層或“過生長”層等等)。
已發現,在一定程度上,起始表面或下方表面中的位錯的表面范圍越大,最終從這種起始表面或下方表面制造的跟隨層的質量越好。認為(但不局限于此)這種出人意料的結果是由多種因素的相互作用所造成的。
首先,可以以這樣的方式封閉并終止下方半導體表面中的位錯并且可以以這樣的方式生長最終層:終止的位錯不傳播到最終層中。于是,由于下方表面中已被成功封閉和終止的那些位錯不再出現在最終層中,因此最終層具有比下方表面更少的位錯。其次,已發現可以增強下方表面中的位錯處自然產生的常見的表面凹陷(例如坑狀結構),例如可以使其在表面橫截面中變得更大(例如橫向尺寸和深度都變大),從而當與增強程度較低的位錯相比時,其可以是更加有效終止的關聯位錯。最后,據發現,促進兩個或更多個增強的位錯相交的條件進一步增強關聯位錯的終止,因此既提高了位錯終止效率又提高了位錯減少效率。因此,從具有增強和封閉的位錯的下方表面生長的最終層則可以具有比下方層更少的位錯。
簡而言之,由適當的半導體材料的下方表面開始,本發明的方法通過包括增強在下方表面處的選定位錯處自然產生的常見的表面凹陷的步驟來制造更加優質的跟隨層。之后,后續過程生長具有很少或者不具有由下方表面中的增強的位錯所引起的位錯的跟隨層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于S.O.I.TEC絕緣體上硅技術公司,未經S.O.I.TEC絕緣體上硅技術公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980145505.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種戶外品茶用便攜式茶具
- 下一篇:一種可調式太陽能板支架
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





