[發(fā)明專利]逐次逼近型AD轉(zhuǎn)換電路

無效

• 申請?zhí)枺?/td>: 200980143398.1
• 申請日: 2009-09-02
• 公開（公告）號: CN102204107A
• 公開（公告）日: 2011-09-28
• 發(fā)明（設(shè)計）人: 井上文裕
• 申請（專利權(quán)）人: 三美電機株式會社
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03K5/08;H03M1/08
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;郭鳳麟

技術(shù)領(lǐng)域

本發(fā)明涉及使逐次逼近型AD轉(zhuǎn)換電路中的比較器具有遲滯特性的技術(shù)，特別涉及在具備斬波型比較器的AD轉(zhuǎn)換電路中利用且適合的技術(shù)。

背景技術(shù)

在移動電話、PDA(Personal?Digital?Assistants：個人數(shù)字助理)、數(shù)碼相機等便攜電子設(shè)備中設(shè)有用于控制設(shè)備內(nèi)部的系統(tǒng)的微處理器，微處理器監(jiān)視溫度和電池的電壓等來進行控制。因此，很多時候在設(shè)備中設(shè)有用于檢測溫度和電池的電壓等的傳感器，在微處理器中內(nèi)置了將來自這些傳感器的模擬信號轉(zhuǎn)換為數(shù)字信號的A/D轉(zhuǎn)換電路。

此外，期望內(nèi)置于微處理器等中的A/D轉(zhuǎn)換電路的電路規(guī)模小。作為那樣的A/D轉(zhuǎn)換電路，例如公知圖9所示的使用了把CMOS逆變器作為放大器使用的所謂斬波型比較器的A/D轉(zhuǎn)換電路。

當前，存在為了防止因搭載在輸入信號中的噪音而引起的誤動作，使比較器具有遲滯特性的情況。但是，在A/D轉(zhuǎn)換電路中，如果使比較器具有遲滯特性，則其成為AD轉(zhuǎn)換誤差，特別是在輸入位(bit)數(shù)大即高分辨率的A/D轉(zhuǎn)換電路中，由于在遲滯中埋入了最小分辨率即LSB(Least?Significant?Bit：最低有效位)，所以一般不使其具有遲滯特性。

另一方面，斬波型比較器，因為通過CMOS逆變器對輸入模擬信號Vin和比較電壓Vref的電位差進行放大，所以當Vin成為與Vref大體相等的等級時，由于輸入電位的輕微的擺動，引起輸出切換到高/低的不穩(wěn)定的動作。而且，存在在該切換時在CMOS逆變器中產(chǎn)生電流變化、其成為電源噪音，使比較器的基準電壓擺動，使轉(zhuǎn)換精度降低的問題點。因此，為了防止輸出切換為高/低的不穩(wěn)定的動作，提出了使斬波型比較器具有遲滯特性的A/D轉(zhuǎn)換電路的方案(專利文獻1)。

專利文獻1：日本特開平6-069799號公報

發(fā)明內(nèi)容

在上述專利文獻1中記載的在先申請在分辨率不高的A/D轉(zhuǎn)換電路中有效。但是，上述在先申請與構(gòu)成比較器的逆變器的N-MOSFET(絕緣柵型場效應(yīng)晶體管：以下稱為MOS晶體管)并聯(lián)，根據(jù)來自輸出的反饋信號被接通、關(guān)斷，使逆變器的邏輯閾值變化，由此具有遲滯特性。本發(fā)明的發(fā)明人進行了研究，在該結(jié)構(gòu)的比較器中，在3V～5V的電源電壓的情況下，具有數(shù)mV的遲滯。

因此，在例如10位的A/D轉(zhuǎn)換電路的情況下，在遲滯中埋入最小分辨率即LSB轉(zhuǎn)換誤差變大。此外，由于在電源電壓端子與接地點之間縱向?qū)盈B三個MOS晶體管，所以出現(xiàn)了在2V這樣的低電源電壓下無法動作的課題。

本發(fā)明的目的在于在具備斬波型比較器的AD轉(zhuǎn)換電路中，僅追加少量的元件，使比較器具有遲滯特性，能夠降低因噪音導(dǎo)致的轉(zhuǎn)換誤差。

本發(fā)明的另一目的在于在具備斬波型比較器的AD轉(zhuǎn)換電路中，能夠通過使比較器具有1LSB以下的遲滯特性，抑制與賦予遲滯相伴的轉(zhuǎn)換誤差的增加。

為了達成上述目的，本發(fā)明是一種逐次逼近型AD轉(zhuǎn)換電路，其具備：比較電路，其判定輸入模擬電壓和比較電壓的大小；寄存器，其順次取入并保持該比較電路的判定結(jié)果；以及局部DA轉(zhuǎn)換電路，其將該寄存器的值轉(zhuǎn)換為電壓，并將其作為所述比較電壓，所述比較電路具有一個或者兩個以上的放大級、和與所述放大級中的某個放大級的輸入端子連接的反饋電容，在第一期間取入輸入模擬電壓，在第二期間輸入與所述輸入模擬電壓和所述比較電壓的電位差對應(yīng)的電壓，通過所述放大級對該輸入電壓進行放大，在該比較電路的輸出變化時，經(jīng)由所述反饋電容向?qū)?yīng)的放大級的輸入端子施加正反饋來賦予1LSB以下的遲滯。

根據(jù)上述結(jié)構(gòu)，由于是經(jīng)由反饋電容向某一放大級的輸入端子施加正反饋的結(jié)構(gòu)，所以與使放大級自身具有遲滯特性的情況相比，能夠賦予小的遲滯，并且追加的元件少。

這里，希望決定反饋電容的電容值，以使所述遲滯為1LSB的1/2以下的大小。更希望決定反饋電容的電容值，以使所述遲滯為1LSB的1/5以下的大小。進一步希望決定反饋容量的容量值，以使所述遲滯成為1LSB的1/10以下的大小。由此，能夠不增大轉(zhuǎn)換誤差地，降低因比較電路的輸出的切換而產(chǎn)生的噪音。

此外，希望所述比較電路具級聯(lián)連接的兩個以上的放大級，經(jīng)由所述反饋電容向?qū)?yīng)的輸入端施加正反饋的放大級是最終級的放大級。通過對最終級的放大級施加正反饋的結(jié)構(gòu)，能夠減小在換算為輸入時的遲滯、容易賦予1LSB以下的遲滯。