[發明專利]用于存儲器電路的讀取協助

有效

• 申請號: 200980141447.8
• 申請日: 2009-10-21
• 公開（公告）號: CN102187397A
• 公開（公告）日: 2011-09-14
• 發明（設計）人: 陳南;里圖·哈巴
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C11/419
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本發明大體來說涉及存儲器電路。更具體來說，本發明涉及提供電力以用于SRAM電路中的讀取操作，且更加具體來說，涉及將預充電電壓提供到位線以用于讀取操作。

背景技術

存在各種類型的半導體存儲器。一種類型的易失性半導體存儲器為靜態隨機存取存儲器(SRAM)。SRAM模塊及其存儲器單元已變得非常小。單元的小尺寸已導致穩定性問題。

一個此類穩定性問題為由高電源電壓(Vdd)所導致的讀取故障。圖1為系統100的說明，系統100包括常規存儲器單元，常規存儲器單元具有位線BL、互補位線BL、字線WL和晶體管T1、T2、T3、T4、T5、T6。在此實例中，系統100在節點NL處存儲值0且在節點NR處存儲值1。

在讀取操作之前，將位線BL、BL_預充電到電源電壓Vdd。在讀取操作期間，字線(WL)接通且節點NL處的電壓升高。所述增加為基于晶體管T5和T2與電源電壓Vdd之間的比率(歸因于晶體管T5和T2的溝道電阻)的量。如果電源電壓Vdd過高，那么節點NL處的電壓超過T3、T4反相器的跳變點，鎖存器失去其狀態，且發生讀取故障。

已知的是系，可通過在存取位單元(即，啟用字線WL)之前降低施加到位線的預充電電壓來增強讀取穩定性。然而，難題在于如何減少預充電電壓。

圖2為展示常規存儲器單元(例如，圖1的系統100的存儲器單元)的故障率相對于預充電電壓降(ΔV)的實例說明的圖解。圖2展示：隨著預充電電壓下降(即，隨著ΔV變得越來越大)，故障率降低且接著再次增加。點201展示在此實例中具有最高穩定性(和最高靜態噪聲容限(Static?Noise?Margin，SNM))的預充電電壓降。

一個特定先前技術解決方案提出使用電壓調節器電路以降低來自Vdd的預充電電壓。然而，電壓調節器電路復雜且昂貴。另一解決方案提出二極管壓降以用于減少來自Vdd的預充電電壓。然而，二極管壓降將會使電壓減少過多，從而增加故障率。

另一所提出的解決方案包括針對存儲器使用兩個電源：一個電源用于位單元且一個電源用于外圍。然而，復雜性增加，因為歸因于當兩個電源之間的電壓差變得過高時的可能SNM降級而需要嚴格地限制所述電壓差。并且，對電壓電平差的限制建立對電力節省的限制，電力節省可通過減少外圍電源的電壓而實現。

先前技術未提供用于降低位線預充電電壓以減少讀取故障的低成本且簡單的解決方案。

發明內容

本發明的各種實施例包括用于通過將第一預充電電壓和第二預充電電壓施加到存儲器電路的位線來提供存儲器電路穩定性的系統和方法，其中第二電壓小于第一電壓。在執行讀取操作之前，使位線處的電壓彼此短接，借此導致預充電電壓低于第一電壓。所述系統接著執行讀取操作。在本文的實例實施例中，較低預充電電壓電平通過降低由存儲器位單元中的反相器所經歷的電壓(例如，圖1的NL處的電壓)來增加穩定性。可通過不如先前技術解決方案昂貴的電路來執行等化。

本發明的實施例可以多種方式中的任一者來提供第一電壓和第二電壓。在一個實例中，將電壓降電路安置于位線中的一者處以導致初始預充電電壓下降。在另一實例中，將單獨電源電壓施加到位線，其中一個電源電壓低于另一電源電壓。此外，實施例可適于具有任何數目個位線(例如，四個、八個或更多)的存儲器電路。

上文已相當廣泛地概述特征和技術優點，以便可更好地理解以下具體實施方式。下文將描述形成本發明的權利要求書的主題的額外特征和優點。所屬領域的技術人員應了解，所揭示的概念和特定實施例可容易地用作用于修改或設計用于實行本發明的相同目的的其它結構的基礎。所屬領域的技術人員還應認識到，此類等效構造不會脫離如在所附權利要求書中所闡述的本發明的教示。當結合附圖進行考慮時，將從以下描述更好地理解據信為本發明的特性的新穎特征(均關于其組織和操作方法)連同另外的目標和優點。然而，應明確地理解，僅出于說明和描述的目的而提供各圖中的每一者，且其不希望作為對本發明的限制的界定。

附圖說明

為了更完整地理解本發明，現參考結合附圖而采取的以下描述。

圖1為說明包括常規存儲器單元的系統的電路圖。

圖2為展示常規存儲器單元(例如，圖1所示的存儲器單元)的故障率相對于預充電電壓降(ΔV)的實例說明的圖解。

圖3為說明根據本發明的一個實施例而調適的示范性系統的電路圖。

圖4為說明根據本發明的另一實施例而調適的示范性系統的電路圖。

圖5為說明根據本發明的又一實施例而調適的示范性系統的電路圖。