[發明專利]形成氮化硅基薄膜或碳化硅基薄膜的方法

無效

• 申請號: 200980139851.1
• 申請日: 2009-08-26
• 公開（公告）號: CN102171796A
• 公開（公告）日: 2011-08-31
• 發明（設計）人: A·B·馬利克;S·D·納馬尼
• 申請（專利權）人: 應用材料股份有限公司
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/31
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

技術領域

本發明有關于形成氮化硅基(silicon?nitride?based)膜或碳硅基(silicon?carbon?based)膜。

背景技術

自從數十年前引入半導體組件之后，至今組件幾何結構的尺寸大幅縮小。現代半導體制造設備常態性地制造特征尺寸為250nm、180nm與65nm的組件，并且正在發展新的設備，以期制造具有更小幾何結構的組件。然而，較小尺寸意味著組件必須更靠近地一起運作，可能提高包括串擾(cross?talk)與寄生電容在內的電性干擾機率。

為了降低電性干擾的程度，會使用介電絕緣材料來填充介于組件、金屬線與其它組件特征結構之間的間隙、溝渠和其它空間。所選擇的介電材料通常容易形成在組件特征結構之間的空隙內且具有低介電常數(即，「k值」)。具有較低k值的介電質能較佳地減小串擾與RC時間延遲，并且降低組件的總體功率耗損。已知介電材料包括氧化硅，當以已知CVD技術沉積氧化硅時，其具有介于4.0至4.2之間的平均k值。

雖然已知CVD氧化硅的k值能為多種組件結構所接受，但由于組件尺寸持續縮小且組件密度不斷提高，使得半導體制造商尋求具有更低k值的介電材料。已發展出一種在氧化硅中摻雜氟的方法，以制造出介電常數低達約3.4至約3.6的摻雜氧化硅膜(即，「FSG」膜)。亦研發出另一種旋涂玻璃技術，將高流動性前體(如，含氫硅鹽酸類，HSQ)涂覆在基板上來形成多孔性低k膜。

此外，在各種半導體結構(例如，淺溝渠隔離結構、金屬層內聯機結構或其它半導體結構)中也會使用氮化硅膜和碳化硅膜進行電性隔離。可利用CVD技術來形成氮化硅膜與碳化硅膜。已知的氮化硅膜和碳化硅膜是在高溫下形成，例如550℃。550℃的CVD工藝帶來的熱預算可能對半導體結構中的井區及/或摻質區分布情況造成不良影響。

因此，期望能夠改善目前的氮硅基薄膜或碳硅基薄膜沉積方法。

發明內容

本發明實施例意欲提供比已知工藝更加優越的方法，該方法采用遠程等離子體系統(RPS)來產生含氮自由基前體及/或惰性氣體自由基前體，以在低工藝溫度(例如，約100℃或更低溫)下與有機硅及/或硅前體反應形成氮化硅基介電層或碳硅基介電層。例如，用來形成氮化硅基層(silicon?nitride?based?layer)的硅前體具有N-Si-H鍵、N-Si-Si鍵及/或Si-H鍵。用來形成碳硅基層(silicon?carbon?based?layer)的有機硅前體具有C-Si-H鍵及/或C-Si-Si鍵。由于該含氮自由基前體及/或惰性氣體自由基前體實質上不含氧，因此該方法能依期望地形成氮化硅基層或碳硅基層。

一實施例提供一種沉積氮化硅基介電層的方法。該方法包括將一硅前體和一氮自由基前體引入一沉積腔室中。該硅前體具有N-Si-H鍵、N-Si-Si鍵及/或Si-Si-H鍵。該氮自由基前體實質不含氧。該氮自由基前體是在該沉積腔室的外部產生。該硅前體與該氮自由基前體反應而形成氮化硅基介電層。

另一實施例提供一種沉積氮化硅基介電層的方法。該方法包括引導一硅前體與一氮自由基前體至一沉積腔室中。該硅前體具有通式SiH_nX_4-n，n為1～4其中一數值，X為鹵素。該硅前體具有Si-H鍵，該Si-H鍵比Si-X鍵要弱。該氮自由基前體實質不含氧。該氮自由基前體是于該沉積腔室外部產生。該硅前體與該氮自由基前體反應而形成氮化硅基介電層。

另一實施例提供一種沉積碳硅基介電層的方法。該方法包括引導一有機硅前體與一惰性氣體自由基前體至一沉積腔室中。該有機硅前體具有一選自于由C-Si-H鍵和C-Si-Si鍵所構成的群組中的鍵。該惰性氣體自由基前體實質不含氧。該惰性氣體自由基前體是在沉積腔室外部所產生。該有機硅前體與該惰性氣體自由基前體反應，而形成碳硅基介電層。

本發明的上述及其它實施例且伴隨其優點與特征將參考附圖與以下內容進一步詳細說明如下。然而，應了解到，本發明并不僅限于本文中所顯示的確切配置方式與手段。

附圖說明

可參考附圖與說明書其它部份的內容來進一步了解本發明的本質及優點，并且盡可能地在數個附圖中使用相似的組件符號來代表相似的組件。在某些范例中，伴隨組件符號而接續于連字號之后的下標符號則是代表多個類似組件的其中一個組件。當一組件符號未注明有下標符號時，則該組件符號代表所有的此類相似組件。

圖1是一流程圖，其顯示根據本發明在一基板上形成氮化硅基介電層的示范性方法。