[發明專利]用單個處理支持高性能邏輯和模擬電路的處理/設計方法

有效

• 申請號: 200980138653.3
• 申請日: 2009-09-17
• 公開（公告）號: CN102318062A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: Q·向;A·拉特納古瑪爾;J·X·唐;W·丁
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/265
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種增加模擬電路的柵極過驅動余量的方法，包括：

從多個晶體管定義電路，所述多個晶體管由NMOS晶體管的集合和PMOS晶體管的集合組成；

將所述NMOS晶體管的集合耦合到第一電壓源；

將所述PMOS晶體管的集合耦合到第二電壓源；以及

通過施加所述第一電壓源到所選擇的每個所述NMOS晶體管的主體端子選擇性地偏置所述NMOS晶體管的集合并且通過施加所述第二電壓源到所選擇的每個所述PMOS晶體管的主體端子選擇性地偏置所述PMOS晶體管的集合。

2.根據權利要求1所述的方法，還包括：

從所述第一電壓源和所述第二電壓源向所述多個晶體管提供電壓，并且所提供的電壓正向偏置主體-源極結。

3.根據權利要求1所述的方法，還包括：

用均勻摻雜的退化阱摻雜所述多個晶體管的每個的溝道，以及接近所述多個晶體管的每個的源極和漏極植入口袋植入體，所述口袋植入體具有比相應的所述晶體管的溝道更高的摻雜程度。

4.根據權利要求1所述的方法，還包括：

選擇所述NMOS晶體管中的一部分和所述PMOS晶體管中的一部分，所述NMOS晶體管的每個部分接收對主體端子的第一電壓源，并且PMOS晶體管的每個部分接收對主體端子的第二電壓源。

5.根據權利要求1所述的方法，其中

所述第一電壓源可被修改以向每個所選擇的所述NMOS晶體管的集合的主體端子提供正向偏置和反向偏置，并且所述第二電壓源可以被修改以向每個所選擇的所述PMOS晶體管的集合的主體端子提供正向偏置和反向偏置。

6.根據權利要求1所述的方法，還包括：

使用所述第一電壓源正向偏置所述NMOS晶體管的集合的第一子集的每個的主體端子以匹配所述NMOS晶體管的第二子集的閾值電壓。

7.根據權利要求1所述的方法，還包括：

使用所述第二電壓源正向偏置所述PMOS晶體管的集合的第一子集的每個的主體端子以匹配所述PMOS晶體管的第二子集的閾值電壓。

8.根據權利要求5所述的方法，其中所述模擬電路是混合信號集成電路的一部分并且其中所述第一電壓源和所述第二電壓源可被修改以通過向所述多個晶體管的每個的主體端子提供反向偏置停用所述電路。

9.一種用于降低晶體管失配和增加柵極過驅動余量的電路，所述電路被以下處理操作，包括：

合并NMOS的集合和PMOS的集合以形成電路；

將第一電壓源連接到所述NMOS的集合；

將第二電壓源連接到所述NMOS的集合；以及

通過提供所述第一電壓源到每個所述NMOS晶體管的主體端子選擇性地對所述NMOS晶體管的集合供電和通過提供所述第一電壓源到每個所述PMOS晶體管的主體端子選擇性地對所述PMOS晶體管的集合供電。

10.根據權利要求9所述的電路，還包括：

從所述第一電壓源和所述第二電壓源向所述多個晶體管提供電壓，并且所提供的電壓正向偏置主體-源極結。

11.根據權利要求9所述的電路，還包括：

選擇所述NMOS晶體管中的一部分和所述PMOS晶體管中的一部分，所述NMOS晶體管的每個部分接收對主體端子的所述第一電壓源，并且所述PMOS晶體管的每個部分接收對主體端子的所述第二電壓源。

12.根據權利要求9所述的電路，其中所述第一電壓源可被修改以向每個所選擇的所述NMOS晶體管的集合的主體端子提供正向和反向偏置，并且所述第二電壓源可以被修改以向每個所選擇的所述PMOS晶體管的集合的主體端子提供正向和反向偏置。

13.根據權利要求9所述的電路，還包括：

使用所述第一電壓源正向偏置所述NMOS晶體管的集合的第一子集的每個的主體端子以匹配所述NMOS晶體管的第二子集的閾值電壓。

14.根據權利要求9所述的電路，還包括：

使用所述第二電壓源正向偏置所述PMOS晶體管的集合的第一子集的每個的主體端子以匹配所述PMOS晶體管的第二子集的閾值電壓。