[發(fā)明專利]具有并行操作模式的固態(tài)存儲裝置控制器有效
| 申請?zhí)枺?/td> | 200980138567.2 | 申請日: | 2009-09-03 |
| 公開(公告)號: | CN102165532A | 公開(公告)日: | 2011-08-24 |
| 發(fā)明(設(shè)計(jì))人: | 迪安·克萊因 | 申請(專利權(quán))人: | 美光科技公司 |
| 主分類號: | G11C16/10 | 分類號: | G11C16/10;G11C16/00 |
| 代理公司: | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 宋獻(xiàn)濤 |
| 地址: | 美國愛*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 并行 操作 模式 固態(tài) 存儲 裝置 控制器 | ||
技術(shù)領(lǐng)域
本發(fā)明大體來說涉及存儲器裝置,且在特定實(shí)施例中本發(fā)明涉及非易失性存儲器裝置。
背景技術(shù)
在計(jì)算機(jī)或其它電子裝置中,存儲器裝置可包含內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器,包含隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)RAM(SRAM)、同步動態(tài)RAM(SDRAM)及非易失性存儲器。
非易失性存儲器裝置(例如,快閃存儲器)已發(fā)展成用于廣范的電子應(yīng)用的非易失性存儲器的普遍來源。快閃存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。快閃存儲器的常見用途包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)及蜂窩式電話。例如基本輸入/輸出系統(tǒng)(BIOS)的程序代碼及系統(tǒng)數(shù)據(jù)通常存儲于快閃存儲器裝置中以供在個(gè)人計(jì)算機(jī)系統(tǒng)中使用。
非易失性存儲器裝置還并入到固態(tài)存儲裝置(例如固態(tài)驅(qū)動器)中。固態(tài)驅(qū)動器可用于計(jì)算機(jī)中以替換硬盤驅(qū)動器,所述硬盤驅(qū)動器通常已使用磁盤或光盤來存儲大量數(shù)據(jù)。固態(tài)驅(qū)動器不使用移動部件,而硬盤驅(qū)動器需要復(fù)雜且敏感的驅(qū)動器及讀取/寫入磁頭組合件以與所述磁盤/光盤交互。因此,所述固態(tài)驅(qū)動器對通過振動及碰撞所致的數(shù)據(jù)損壞及丟失具更強(qiáng)抵抗性。
圖1圖解說明在控制器與存儲器裝置之間具有四個(gè)信道的一個(gè)典型的現(xiàn)有技術(shù)固態(tài)存儲裝置。在此實(shí)例中,一個(gè)信道包括連接到控制器100的四個(gè)堆疊式存儲器裝置101到104。
當(dāng)前固態(tài)驅(qū)動器技術(shù)的一個(gè)缺點(diǎn)是實(shí)現(xiàn)充分地且具成本效益地替換計(jì)算機(jī)的硬盤驅(qū)動器所必需的存儲器密度。由于數(shù)字圖像、電影及音頻文件,大多數(shù)現(xiàn)代計(jì)算機(jī)需要用于存儲極大數(shù)據(jù)量(例如,250GB或250GB以上)的能力。因此,舉例來說,有效的固態(tài)驅(qū)動器應(yīng)具有接近典型硬驅(qū)動器的存儲器密度、保持具成本競爭性及仍適合于膝上型計(jì)算機(jī)的不斷減小的厚度或企業(yè)存儲系統(tǒng)的約束。
出于上文所陳述的原因,且出于下文所陳述的所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說明書之后將明了的其它原因,此項(xiàng)技術(shù)中需要一種用以增加固態(tài)驅(qū)動器的存儲器密度同時(shí)維持或減小大小的方式。
附圖說明
圖1展示典型的現(xiàn)有技術(shù)固態(tài)存儲裝置。
圖2展示根據(jù)圖3的非易失性存儲器裝置的非易失性存儲器陣列的一部分的一個(gè)實(shí)施例的示意圖。
圖3展示并入有圖2的存儲器陣列的非易失性存儲器裝置的一個(gè)實(shí)施例的框圖。
圖4展示根據(jù)圖3構(gòu)成固態(tài)存儲裝置的一個(gè)或一個(gè)以上信道的多個(gè)非易失性存儲器裝置的一個(gè)實(shí)施例的框圖。
圖5展示并入有具有并行操作模式的固態(tài)存儲裝置控制器的固態(tài)存儲裝置的一個(gè)實(shí)施例的框圖。
圖6展示根據(jù)圖5的固態(tài)存儲裝置控制器的邏輯表示。
圖7展示用于操作具有并行操作模式的固態(tài)存儲裝置控制器的方法的一個(gè)實(shí)施例的流程圖。
具體實(shí)施方式
在本發(fā)明的以下詳細(xì)說明中,參考形成本文的一部分且其中以圖解說明的方式展示可實(shí)踐本發(fā)明的具體實(shí)施例的附圖。在圖式中,貫穿數(shù)個(gè)視圖以相似編號描述大致類似的組件。充分詳細(xì)地描述這些實(shí)施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。可利用其它實(shí)施例且可在不背離本發(fā)明范圍的前提下做出結(jié)構(gòu)、邏輯及電改變。因此,不應(yīng)將以下詳細(xì)說明視為具有限制意義,且本發(fā)明的范圍僅由所附權(quán)利要求書及其等效內(nèi)容界定。
圖2圖解說明包括非易失性存儲器單元串聯(lián)串的NAND架構(gòu)存儲器陣列的一部分的示意圖。盡管后續(xù)論述是指NAND存儲器裝置,但本發(fā)明實(shí)施例并不限于此架構(gòu),而是也可用于其它存儲器裝置架構(gòu)中。
所述存儲器陣列包括布置成若干列(例如串聯(lián)串204、205)的非易失性存儲器單元201(例如,浮動?xùn)艠O)陣列。單元201中的每一者漏極到源極地耦合于每一串聯(lián)串204、205中。跨越多個(gè)串聯(lián)串204、205的存取線(例如,字線)WL0到WL31連接到一行中的每一存儲器單元的控制柵極以偏置所述列中的存儲器單元的控制柵極。數(shù)據(jù)線(例如位線BL1、BL2)最終連接到感測放大器(未展示),所述感測放大器通過感測特定位線上的電流來檢測每一單元的狀態(tài)。
每一存儲器單元串聯(lián)串204、205通過源極選擇柵極216、217耦合到源極線206,且通過漏極選擇柵極212、213耦合到個(gè)別位線BL1、BL2。源極選擇柵極216、217由耦合到其控制柵極的源極選擇柵極控制線SG(S)218控制。漏極選擇柵極212、213由漏極選擇柵極控制線SG(D)214控制。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美光科技公司,未經(jīng)美光科技公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980138567.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 簡單網(wǎng)絡(luò)管理協(xié)議設(shè)備的數(shù)據(jù)并行采集歸并方法及系統(tǒng)
- 減少EMI的并行數(shù)據(jù)傳輸方法
- 一種多媒體數(shù)據(jù)并行處理系統(tǒng)及方法
- 一種高速并行OQPSK解調(diào)時(shí)鐘的恢復(fù)系統(tǒng)
- 一種海量地震數(shù)據(jù)并行抽道集方法
- 3G協(xié)議的turbo碼并行譯碼方法及裝置
- 并行擴(kuò)展輸入輸出的教學(xué)裝置
- 數(shù)據(jù)的并行處理
- 并行式插件機(jī)
- 一種SPI總線與并行總線的橋接方法、設(shè)備、系統(tǒng)及介質(zhì)





