[發(fā)明專(zhuān)利]用于多位Σ-Δ模/數(shù)轉(zhuǎn)換器中的抖動(dòng)的方法及設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 200980138566.8
• 申請(qǐng)日: 2009-10-22
• 公開(kāi)（公告）號(hào): CN102165697A
• 公開(kāi)（公告）日: 2011-08-24
• 發(fā)明（設(shè)計(jì)）人: 菲利普·德瓦爾;文森特·奎奎姆普瓦;亞歷山大·巴雷托
• 申請(qǐng)（專(zhuān)利權(quán)）人: 密克羅奇普技術(shù)公司
• 主分類(lèi)號(hào): H03M3/00
• 分類(lèi)號(hào): H03M3/00
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 孟銳

相關(guān)申請(qǐng)案交叉參考

本申請(qǐng)案主張以下專(zhuān)利申請(qǐng)案的的優(yōu)先權(quán)：菲利普·德瓦爾(Philippe?Deval)、文森特·夸克皮克斯(Vincent?Quiquempoix)及亞歷山大·巴雷托(Alexandre?Barreto)在2008年10月23日提出申請(qǐng)的共同擁有的序列號(hào)為61/107,820的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案，其標(biāo)題為“用于多位∑-Δ數(shù)/模轉(zhuǎn)換器中的抖動(dòng)的方法及設(shè)備(Method?and?Apparatus?for?Dithering?in?Multi-Bit?Sigma-Delta?Digital-to-Analog?Converters)”且特此以引用的方式并入本文中；且與以下專(zhuān)利申請(qǐng)案有關(guān)：菲利普·德瓦爾、文森特·夸克皮克斯及亞歷山大·巴雷托在2009年10月1日提出申請(qǐng)的共同擁有的序列號(hào)為12/571,892的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案，其標(biāo)題為“用于多位∑-Δ數(shù)/模轉(zhuǎn)換器中的抖動(dòng)的方法及設(shè)備(Method?and?Apparatus?for?Dithering?in?Multi-Bit?Sigma-Delta?Digital-to-Analog?Converters)”。

技術(shù)領(lǐng)域

本發(fā)明涉及模/數(shù)轉(zhuǎn)換器(ADC)，且更特定來(lái)說(shuō)涉及一種具有多位(M位，M＞1)可變分辨率量化器的∑-ΔADC，所述可變分辨率量化器具有用于移除所述∑-ΔADC的數(shù)字輸出中的不合意空閑音調(diào)的自動(dòng)動(dòng)態(tài)抖動(dòng)。

背景技術(shù)

當(dāng)今，模/數(shù)轉(zhuǎn)換器(ADC)廣泛用于消費(fèi)型、醫(yī)療、工業(yè)等電子應(yīng)用中。通常，ADC包含用于接收模擬輸入信號(hào)且輸出與所述模擬輸入信號(hào)成比例的數(shù)字值的電路。此數(shù)字值通常呈并行字或串行數(shù)字位串流的形式。存在例如電壓/頻率轉(zhuǎn)換、電荷重分布、Δ調(diào)制以及其它等許多類(lèi)型的模/數(shù)轉(zhuǎn)換方案。通常，這些轉(zhuǎn)換方案中的每一者具有其優(yōu)點(diǎn)及缺點(diǎn)。

已經(jīng)歷增加的使用的一種類(lèi)型的模/數(shù)轉(zhuǎn)換器(ADC)是∑-ΔADC(∑-Δ與Δ-∑在本文中將可互換使用)。∑-Δ調(diào)制器通常將模擬輸入轉(zhuǎn)換成“一”與“零”的數(shù)字串行串，其具有在與所述模擬輸入成比例的時(shí)間上的平均振幅。與較早的Δ調(diào)制技術(shù)相比，∑-Δ調(diào)制通常實(shí)現(xiàn)高準(zhǔn)確度及寬動(dòng)態(tài)范圍。∑-Δ調(diào)制通常稱(chēng)為經(jīng)過(guò)取樣轉(zhuǎn)換器架構(gòu)且通常免除Δ調(diào)制的較早不合意二階效應(yīng)中的一些效應(yīng)。

每一∑-Δ調(diào)制器環(huán)路包含將模擬傳入信號(hào)轉(zhuǎn)換成數(shù)字輸出代碼的一個(gè)或一個(gè)以上量化器。對(duì)于∑-ΔADC，這些量化器為通常是1位ADC的低分辨率ADC(或比較器)。在此情況下，∑-Δ調(diào)制器稱(chēng)為1位調(diào)制器。如果量化器的輸出具有高于1個(gè)位的分辨率，那么∑-Δ調(diào)制器稱(chēng)為多位調(diào)制器且∑-ΔADC稱(chēng)為多位∑-ΔADC。

在多位∑-ΔADC中，輸出分辨率允許2個(gè)以上數(shù)字輸出電平。如果可能輸出電平的數(shù)目(nlev)為2的冪(舉例來(lái)說(shuō)，nlev＝2^M)，那么可將輸出編碼成M位字且調(diào)制器為多位M位調(diào)制器。然而，輸出電平的數(shù)目(nlev)未必是2的冪(尤其是對(duì)于低數(shù)目的電平)，且在此情況下，調(diào)制器還可稱(chēng)為多位或多電平。舉例來(lái)說(shuō)，3電平調(diào)制器是非常普遍的。如果nlev為2的冪，那么可針對(duì)多電平調(diào)制器計(jì)算等效數(shù)目的位且其由以下公式給出：M＝log2(nlev)，其中M為等效位的數(shù)目。如果nlev并非2的冪，那么編碼輸出所需的位的最小數(shù)目為：M＝Floor(log2(nlev))。

在多電平(或多位)∑-ΔADC中，量化器通常為快閃ADC，其由與置于(nlev-2k)/(nlev-1)*Vref處的等距比較閾值平行的nlev-1比較器構(gòu)成，其中k為介于1與(nlev-1)之間的整數(shù)，假定用溫度計(jì)譯碼對(duì)nlev個(gè)位上的輸出進(jìn)行了譯碼。在所述情況下，相異輸出電平的數(shù)目為nlev，可將其譯碼成Floor(log2(nlev))個(gè)位的最小值。舉例來(lái)說(shuō)，3電平調(diào)制器量化器可以是由具有+Vref/2及-Vref/2的閾值的兩(2)個(gè)比較器構(gòu)成的快閃ADC且可將3電平輸出字編碼成Foor(log2(3))＝2個(gè)位。閾值的布局還確保均勻量化，其最小化在整個(gè)輸入范圍上的量化誤差平均值。在典型的快閃ADC實(shí)施方案中，每一比較器具有其自身的用于確定其相關(guān)聯(lián)電壓閾值的切換式電容器輸入級(jí)及快閃比較器的輸出處的用于產(chǎn)生到∑-Δ調(diào)制器環(huán)路數(shù)/模轉(zhuǎn)換器(DAC)的數(shù)字字的溫度計(jì)/二進(jìn)制編碼器及數(shù)字信號(hào)輸出抽取濾波器。

如果提供某一周期或直流(DC)輸入，那么在連續(xù)模式中工作的所有∑-Δ調(diào)制器在其輸出處產(chǎn)生空閑音調(diào)。這些空閑音調(diào)是由于量化過(guò)程所致且在∑-Δ調(diào)制器架構(gòu)的設(shè)計(jì)中是固有的。